《大規模積體電路設計》一書的出版社是高等教育出版社，出版時間是2005年7月1日。
基本介紹
- 書名：大規模積體電路設計
- ISBN：704016602X，9787040166026
- 頁數：575頁
- 出版社：高等教育出版社
- 出版時間：2005年7月1日
- 裝幀：平裝
- 開本：16開
- 叢書名：普通高等教育十五國家級規劃教材
- 正文語種：簡體中文
內容簡介,目錄,序言,
內容簡介
《大規模積體電路設計》根據SOC設計的基礎知識和電路技術的新發展，系統地介紹模擬積體電路與數字積體電路中各種功能模組的原理、分析與設計。內容包括：MOS電晶體模型；CMOS工藝與版圖；各種模擬功能塊和運算放大器；開關電容電路與開關電容濾波器；模/數與數/模轉換器；集成鎖相環；靜態與動態CMOS數字電路的基本單元；加法器、乘法器和存儲器等數字電路；可程式器件FPGA/CPLD與SOPC。《大規模積體電路設計》取材新穎，由淺入深、循序漸進，側重原理分析工程設計，是現代模擬與數字積體電路設計的教材或參考書。可供與積體電路領域有關的各電類專業高年級本科生和研究生使用，也可供從事這一領域的工程技術人員自學和參考。
目錄
第1章 積體電路設計概論
1.1 積體電路的發展
1.2 IC的分類
1.3 IC設計的要求
1.4 電子設計自動化技術的發展
1.5 IC的設計方法學
1.6 深亞微米和納米工藝對EDA技術的挑戰
1.7 SOC設計方法
參考文獻
第2章 CMOS工藝及版圖
2.1 基本工藝
2.1.1 CMOS工藝層
2.1.2 晶片工藝
2.1.3 光刻工藝
2.1.4 氧化工藝
2.1.5 離子注入
2.1.6 澱積與刻蝕
2.2 CMOS工藝流程
2.3 互連
2.4 工藝改進
2.5 無源器件
2.5.1 電阻
2.5.2 電容
2.6 版圖設計規則
2.6.1 版圖概述
2.6.2 幾何設計規則
2.6.3 電氣設計規則
2.6.4 設計規則檢查
2.7 閂鎖效應
參考文獻
習題
第3章 MOS電晶體模型與CMOS模擬電路基礎
3.1 MOS電晶體模型
3.1.1 MOS器件的結構
3.1.2 閾值電壓
3.1.3 MOS電晶體的大信號特性
3.1.4 MOS器件電容
3.1.5 MOS電晶體的小信號模型
3.1.6 短溝道效應
3.1.7 小結
3.2 CMOS模擬電路的基本模組
3.2.1 MOS開關
3.2.2 有源電阻
3.2.3 電流源與電流鏡
3.2.4 電壓基準和電流基準
3.2.5 小結
3.3 單級CMOS放大器
3.3.1 共源放大器
3.3.2 源跟隨器
3.3.3 共柵放大器
3.3.4 共源共柵放大器
3.3.5 差動放大器
3.3.6 小結
3.4 運算放大器
3.4.1 性能參數
3.4.2 一級運放
3.4.3 兩級運放
3.4.4 運放的穩定性與頻率補償
3.4.5 帶輸出級的運算放大器
3.4.6 小結
3.5 比較器
3.5.1 比較器特性
3.5.2 差動比較器
3.5.3 兩級比較器
3.5.4 箝位比較器與遲滯比較器
3.5.5 採用正反饋的比較器
3.5.6 自動調零
參考文獻
習題
第4章 CMOS數字電路基礎
4.1 互補靜態CMOS反相器
4.1.1 基本原理
4.1.2 直流特性
4.1.3 瞬態特性
4.1.4 功耗
4.1.5 小結
4.2 CMOS傳輸門
4.2.1 NMOS傳輸電晶體
4.2.2 PM0S傳輸電晶體
4.2.3 CMOS傳輸門
4.3 靜態CMOS邏輯結構
4.3.1 互補CMOS邏輯門
4.3.2 偽.NMOS電路
4.3.3 傳輸門邏輯
4.4 鐘控CMoS
4.5 動態CMOS邏輯結構
4.5.1 基本原理
4.5.2 瞬態特性及功耗
4.5.3 影響設計的幾個問題
4.5.4 動態電路的級聯
4.5.5 多米諾邏輯
4.5.6 NP—CMOS(Zipper)
4.5.7 動態邏輯的特點
4.6 如何選擇邏輯類型
4.7 CMOS暫存器
4.7.1 基本概念
4.7.2 靜態鎖存器和暫存器
4.7.3 動態鎖存器和暫存器
4.7.4 真單相時鐘暫存器
4.7.5 小結
參考文獻
習題
第5章 模擬電路設計
5.1 數/模(D/A)轉換器
5.1.1 D/A轉換器的原理與性能
5.1.2 並行D/A轉換器
5.1.3 並行D/A轉換器解析度的提高
5.1.4 串列D/A轉換器
5.1.5 小結
5.2 模/數(A/D)轉換器
5.2.1 A/D轉換器的性能
5.2.2 串列A/D轉換器
5.2.3 中速A/D轉換器
5.2.4 高速A/D轉換器
5.2.5 過採樣∑一△A/D轉換器
5.2.6 小結
5.3 開關電容電路
5.3.1 開關電容放大器
5.3.2 開關電容積分器
5.3.3 開關電容濾波器
5.4 鎖相環
5.4.1 簡單鎖相環
5.4.2 電荷泵鎖相環
5.4.3 鎖相環中的非理想效應
5.4.4 延遲鎖相環
5.4.5 套用
參考文獻
習題
第6章 數字子系統設計
6.1 加法器
6.1.1 一位全加器的定義
6.1.2 一位全加器的電路實現
6.1.3 加法器電路邏輯設計
6.2 移位暫存器
6.3 計數器
6.4 乘法器
6.4.1 二進制乘法定義
6.4.2 部分積生成
6.4.3 部分積累加
6.4.4 最終求和
6.5 MOS存儲器
6.5.1 存儲器基本結構
6.5.2 ROM
6.5.3 SRAM
6.5.4 DRAM
6.5.5 非易失性讀寫存儲器
6.5.6 CAM存儲器
6.5.7 存儲器外圍電路
6.5.8 高性能存儲器
6.6 I/0電路
6.6.1 輸入電路
6.6.2 輸出電路
參考文獻
習題
附錄
第7章 可程式邏輯器件(FPGA與CPLD)
7.1 概述
7.2 可程式器件的編程技術
7.2.1 反熔絲編程技術
7.2.2 靜態RAM編程技術
7.2.3 EPROM和EEPROM編程技術
7.3 可程式器件分類
7.4 複雜可程式邏輯器件(CPLD)
7.4.1 Altera公司MAX7000系列CPLD
7.4.2 Xilinx公司XC9500系列CPLD
7.4.3 Lattice公司iSpLSI5000系列CPLD
7.5 基於SRAM編程的FPGA
7.5.1 Spartan系列FPGA
7.5.2 FLEXlOK系列EPGA
7.6 基於反熔絲技術的FPGA
7.6.1 Axcelerator系列FPGA結構概述
7.6.2 AX系列基本單元
7.6.3 AX系列I/O單元
7.6.4 AX系列的布線資源
7.6.5 AX系列的其他結構特性
7.7 用於SOPC的可程式邏輯器件
7.7.1 可程式邏輯發展趨勢
7.7.2 平台FPGA
7.7.3 SOPC器件的設計開發流程
參考文獻
習題
序言
積體電路設計經歷了從電晶體的集成到邏輯門的集成，進而發展到IP核的集成，當今已處於系統晶片（SOC）的階段。隨著CMOS工藝的不斷進步，CMOS電路的低成本、低功耗以及速度的不斷提高越來越顯示出強大的優勢，CMOS技術已被證明是SOC硬體實現的最好選擇。本書基於CMOS電路，闡述模擬與數字積體電路的分析與設計。
社會需求和IC製造業都對IC設計方法和設計工具不斷地提出新的問題：特徵尺寸縮小；系統功能的複雜性增加和系統的性能提高；集成度的增加和功耗的降低等。IC設計技術在解決這些問題中不斷地發展。因此，在編寫本書的過程中，我們儘量參考了國內外的最新教材和資料，側重基本原理和概念的理解與分析，強調與當代高速、低壓、低功耗的新型電路設計緊密結合，使本書能反映IC設計的最新發展。
本書材料的選取參考了我們在本科生和研究生中開設的數字IC設計和模擬IC設計課程教材，全書內容包括CMOS模擬IC和數字IC的基本單元、子電路和有關係統。
