深亞微米超大規模積體電路設計方法的研究

《深亞微米超大規模積體電路設計方法的研究》是依託清華大學，由魏少軍擔任項目負責人的面上項目。

基本介紹

• 中文名：深亞微米超大規模積體電路設計方法的研究
• 依託單位：清華大學
• 項目負責人：魏少軍
• 項目類別：面上項目
• 批准號：69676024
• 申請代碼：F0402
• 負責人職稱：教授
• 研究期限：1997-01-01 至 1999-12-31
• 支持經費：9.8（萬元）

項目摘要

本項目的研究重點是深亞微米超大規模積體電路的設計方法。與傳統的面向已有電路的設計理論不同的是，本項目以高層綜合為研究平台，探討在電路生成過程中避免產生不可測電路架構和高功耗電路架構的方法，探討減少互連對設計疊代的影響的電路綜合方法。內容涉及可測性高層次綜合，低功耗高層次綜合和高層次綜合中的布局規化等。主要的研究重點是可測性資源分配和暫存器分配，面向低功耗設計的控制碼生成，連線網路最佳化，資源分配中的布局規化等。本項目的研究成果已發表在多篇論文當中並在單片四路話音編碼解碼器晶片設計及GSM手機專用SIM卡晶片設計中得到了套用和驗證。