數字超大規模積體電路設計

課程性質

課程定位

數字超大規模積體電路設計課程是一門介紹數字大規模積體電路基礎理論的課程，通過對器件和互連線的特性與模型、數字VLSI關鍵指標與最佳化方法、基本功能單元、重要片內子系統工作原理等內容的學習，使學習者掌握數字積體電路的工作原理、設計方法和技術，以及具備利用MOS管實現複雜的數字晶片、真正的數字積體電路和理想的數字電路三者差別的能力。

適應對象

數字超大規模積體電路設計課程適合微電子專業本科生學習，也適合希望了解數字積體電路設計的其它專業本科生及從事積體電路行業社會學習者學習。

課程簡介

數字超大規模積體電路設計課程共十章，涵蓋納米和深亞微米CMOS工藝條件、系統級集成水平下的數字電路原理和設計技術兩部分內容。第一章介紹積體電路技術等知識點；第二章講述MOS管溫度特性等內容；第三章介紹反相器的電壓傳輸特性等知識點；第四章講述CMOS邏輯門延時特性等內容；第五章介紹CMOS邏輯門動態功耗等知識點；第六章講述互連線延時模型等內容；第七章介紹靜態互補CMOS邏輯特點等知識點；第八章講述時序邏輯和時序單元等內容；第九章介紹時鐘偏差和時鐘抖動等知識點；第十章講述數據通路特點等內容。

課程大綱

第一章從數字電路到數字積體電路

第一節積體電路技術的意義

第二節開關和邏輯

第三節實現邏輯門

第四節工藝與版圖

第五節Scaling Down

第二章 MOS場效應電晶體

第一節MOS管的原理與閾值電壓

第二節MOS管的電流方程

第三節MOS管的電容

第四節再談閾值電壓

第五節MOS管的漏電流

第六節MOS管的溫度特性

第三章邏輯門的靜態特性

第一節反相器的電壓傳輸特性

第二節噪聲容限

第三節複雜邏輯門的靜態特性

第四章數字積體電路的速度

第一節CMOS反相器的延時

第二節複雜邏輯門的延時

第三節邏輯門延時模型

第四節CMOS邏輯門的延時特性

第五節組合邏輯電路的速度最佳化

第六節總結

第五章數字積體電路的功耗

第一節引言——積體電路的功耗問題

第二節CMOS邏輯門的動態功耗

第三節CMOS邏輯門的靜態功耗

第四節功耗最佳化技術

第六章互連線

第一節積體電路的互連線

第二節互連線延時模型

第三節互連線的信號完整性問題

第四節互連線的Scaling Down

第七章組合邏輯門的設計

第一節引言

第二節靜態互補CMOS邏輯的特點

第三節有比邏輯

第四節傳輸管邏輯

第五節動態邏輯

第六節組合邏輯類型的選擇

第八章時序邏輯

第一節時序邏輯和時序單元

第二節靜態時序單元

第三節時序參數

第四節動態時序單元

第五節本章總結

第九章時鐘技術

第一節同步時序邏輯的時鐘

第二節時鐘偏差和時鐘抖動

第三節時鐘分布網路

第四節時鐘技術小結

第十章數據通路

第一節引言——數據通路的特點

第二節加法器

第三節乘法器

第四節本章小結

（註：課程大綱排版從左到右排列）

開課信息

開課次數	開課時間	參與人數
第1次開課	2019年9月9日-2020年1月12日	4378
第2次開課	2020年2月17日-2020年7月31日	6124
第3次開課	2020年9月1日-2020年12月31日	5463
第4次開課	2021年1月4日-2021年7月25日	6942
第5次開課	2021年8月9日-2022年1月16日	待定
該課程1-5次開課授課教師為李翔宇，學時安排均為5小時每周。

教學目標

通過對該課程的學習，使學習者掌握數字積體電路的工作原理、設計方法和技術，以及具備利用MOS管實現複雜的數字晶片、真正的數字積體電路和理想的數字電路三者差別的能力。

學習預備

預備知識

學習數字超大規模積體電路設計課程需要具備數字電路或數字邏輯、電路原理、半導體器件等課程基礎知識。

所獲榮譽

2019年，數字超大規模積體電路設計課程被中華人民共和國教育部認定為“國家精品線上開放課程”。

2020年11月24日，數字超大規模積體電路設計課程被中華人民共和國教育部認定為“首批國家級一流本科課程”。

教師簡介

李翔宇，清華大學積體電路學院副研究員，從事物聯網與智慧型感知、信息安全積體電路、高能效SoC設計等領域研究工作，承擔數字大規模積體電路、積體電路課程設計、數字超大規模積體電路設計等課程教學工作。曾獲清華大學青年教師教學優秀獎、清華大學青年教師教學大賽二等獎。