《數字電路硬體設計實踐》是2008年高等教育出版社出版的圖書，作者是賈秀美。
基本介紹
- 書名：數字電路硬體設計實踐
- 作者：賈秀美
- ISBN：9787040249385
- 定價：16.7元
- 出版社：高等教育出版社
- 出版時間：2008年12月
- 開本：16開
內容簡介,圖書目錄,序言,
內容簡介
本書內容包括：基本邏輯門功能與參數測試、組合電路的分析及設計、時序電路的分析及設計、中規模集成器件的套用設計實驗、綜合設計性實驗和課程設計、EDA開發工具的使用、原理圖輸入設計方法、VHDL文本輸入設計方法的組合及時序電路實驗，以及綜合性實驗和課程設計等內容。
《數字電路硬體設計實踐》分為數字電路邏輯設計實驗和可程式邏輯器件設計實驗兩部分內容。
《數字電路硬體設計實踐》可作為大學本科和專科院校自動化、測控、計算機、通信、電子工程類專業的實驗教材。
圖書目錄
上篇 數字電路邏輯設計
用數位訊號完成對數字量進行算術運算和邏輯運算的電路稱為數字電路，或數字系統。由於它具有邏輯運算和邏輯處理功能，所以又稱數字邏輯電路。現代的數字電路由半導體工藝製成的若干數字集成器件構造而成。邏輯門是數字邏輯電路的基本單元。存儲器是用來存儲二值數據的數字電路。從整體上看，數字電路可以分為組合邏輯電路和時序邏輯電路兩大類。
邏輯門（Logic Gates)是在積體電路(Integrated Circuit)上的基本組件。簡單的邏輯門可由電晶體組成。這些電晶體的組合可以使代表兩種信號的高低電平在通過它們之後產生高電平或者低電平的信號。高、低電平可以分別代表邏輯上的“真”與“假”或二進制當中的1和0，從而實現邏輯運算。常見的邏輯門包括“與”門，“或”門，“非”門，“異或”門(Exclusive OR gate)（也稱：互斥或）等等。邏輯門可以組合使用實現更為複雜的邏輯運算。
第1章 基本單元實驗
實驗一 TTL與非門電路的參數測量
集電極開路門，即OC門，是一種能夠實現線邏輯的電路。OC與非門電路的特點是將原TTL與非門電路中的VT3管（見圖1）集電極開路，並取消集成電極電阻。所以，使用OC門時，為保證電路正常工作，必須外接一隻RL電阻與電源VCC相連，稱為上拉電阻，如圖2(a)所示。
實驗二 TTL門電路的邏輯變換與測試?
實驗三 TTL集電極開路門與三態門的套用
實驗四 組合邏輯電路分析
實驗五 加法器的套用及設計
實驗六 用小規模集成晶片設計組合邏輯電路
實驗七 用中規模集成晶片設計組合邏輯電路
實驗八 觸發器的套用
實驗九 時序電路的分析
實驗十 同步時序電路設計(一)
實驗十一 同步時序電路設計(二)
實驗十二 集成計數器及其套用
實驗十三 移位暫存器及其套用
實驗十四 脈衝分配器及其套用
實驗十五 使用門電路設計振盪器
實驗十六 單穩態觸發器與施密特觸發器
實驗十七 555時基電路及其套用
實驗十八 D/A轉換器和A/D轉換器
第2章 綜合設計性實驗
實驗一 4路彩燈顯示系統
實驗二 序列信號發生器
實驗三 順序脈衝產生器
實驗四 數控分頻器
實驗五 串列信號檢測器
第3章 課程設計
下篇 可程式邏輯器件設計
第4章 EDA開發工具介紹
第5章 原理圖輸入實驗
實驗一 1位全加器
實驗二2 位十進制計數器
第6章 VHDL文本輸入實驗
實驗一 4選1數據選擇器：
實驗二 顯示解碼器
實驗三 8位加法器
實驗四 編碼器
實驗五 比較器
實驗六 3線－8線解碼器
實驗七 觸發器
實驗八 4位加法計數器
實驗九 4位十進制計數顯示器
實驗十 8位移位暫存器
實驗十一 用狀態機實現序列檢測器
第7章 綜合設計性實驗
實驗一 16×16點陣顯示控制
實驗二 數控分頻器
實驗三 8位硬體乘法器
實驗四 ADC轉換控制器
第8章 課程設計
題目一 秒表
題目二 搶答器
題目三 數字鐘
題目四 交通燈控制器
題目五 多路彩燈控制器
題目六 點陣字元顯示控制器
題目七 桌球比賽遊戲機
附錄 實驗常用設備的使用
參考文獻
……
序言
本書是數字電路與邏輯設計課程的實踐教材，分為數字電路邏輯設計實驗和可程式邏輯器件設計實驗兩部分內容，可以作為數字電路和可程式邏輯器件套用設計的配套教材。
本書體系設定與理論教學緊密結合，有利於培養學生的實踐能力；實驗難度由淺入深，有基礎性實驗、綜合設計性實驗、課程設計3個層次；實驗任務實用性與趣味性結合，力求達到幫助學生掌握基礎知識、培養基本技能、激發思維及鼓勵創新等目標。
在數字電路邏輯設計部分，安排了基本邏輯門功能與參數測試、組合電路的分析及設計、時序電路的分析及設計、中規模集成器件的套用設計實驗，以及綜合設計性實驗和課程設計等內容。
在可程式邏輯器件設計部分，安排了EDA開發工具的使用、原理圖輸入設計方法、VHDL文本輸入設計方法的組合及時序電路實驗，以及綜合性實驗和課程設計等內容。通過這部分內容的學習，讀者將掌握可程式邏輯器件EDA開發設計的完整流程、掌握原理圖輸入設計方法和VHDL文本輸入設計方法及其混合設計方法。
本書第1、2章及附錄由武培雄編寫；第3章由賈秀美編寫；第4—8章由張文愛編寫。全書由賈秀美擔任主編並負責全書的統稿、定稿工作。
北京聯合大學王傳新教授精心審閱了書稿，提出了許多寶貴的修改意見，特致以衷心的感謝！
本書編寫過程中，參閱了Lattice、Altera等公司公開的技術資料，參考了許多相關的專著和教材，在此謹向相關公司和人員表示誠摯的謝意。
由於編者水平有限，書中難免會有不妥和錯誤之處，懇請讀者指正。
