《數字積體電路設計實踐》是電子工業出版社出版的一部作品，易幼文著。
基本介紹
- 書名：數字積體電路設計實踐
- 作者：易幼文
- ISBN：9787121265532
- 頁數：224
- 定價：￥39.80
- 出版社：電子工業出版社
- 出版時間：2015-08-01
- 裝幀：平裝
- 開本：16開
圖書信息,內容簡介,目 錄,
圖書信息
作 譯 者：易幼文
出版時間：2015-08
千 字 數：358
內容簡介
本書從產品研發的角度，介紹數字積體電路邏輯設計的原理、方法和實踐經驗。主要內容涵蓋積體電路器件和製造工藝的基本原理、邏輯功能的抽象層次、設計流程、硬體描述語言、微架構設計和晶片匯流排。本書還詳細介紹了常見的先入先出快取的設計實例。本書的特點是注重為實踐中常見的問題提供解決方法和背景知識，內容有的放矢、簡明實用。
目 錄
第1章 矽電晶體和集成技術 1
1.1 半導體矽和PN結 1
1.2 矽電晶體 3
1.3 邏輯門和互補式電晶體 5
1.4 積體電路製造技術 7
第2章 數據處理和邏輯設計 10
2.1 數字數據 10
2.2 數據處理 11
2.3 數據運算與組合電路 11
2.4 記憶功能和暫存器 14
2.5 算法和同步電路 16
2.6 建立時間和保持時間 18
2.7 積體電路設計流程 20
第3章 Verilog硬體描述語言簡介 26
3.1 邏輯仿真 26
3.2 用Verilog描述邏輯設計和邏輯驗證 27
3.3 模組和連線埠 31
3.4 常量數據 32
3.5 算術運算和邏輯運算 33
3.6 wire變數與assign指令 34
3.7 reg變數和initial及always程式塊 36
3.8 reg變數與RTL設計 37
3.9 阻塞性和非阻塞性指令 39
3.10 流程控制 40
3.11 function和task 42
3.12 預處理指令、系統任務及注釋 43
3.13 parameter和參數化模組 44
第4章 微架構設計 46
4.1 模組面積和邏輯門數 46
4.2 數據吞吐率和延滯時間 48
4.3 功耗 48
4.4 基本組合運算 50
4.5 延遲時間的最佳化 50
4.6 負數運算 52
4.7 流水線 53
4.8 跨時鐘域電路 55
4.9 時鐘門控 58
第5章 有限狀態機 61
5.1 時序邏輯和狀態機 61
5.2 狀態機的RTL代碼 63
5.3 狀態機的設計 65
5.4 獨熱編碼 67
5.5 控制路徑和數據路徑 68
5.6 狀態機的階層化設計 71
5.7 狀態機的穩健性 73
5.8 暫存器的復位 77
5.9 未知值擴散與暫存器的初始化 81
第6章 先入先出快取 85
6.1 FIFO的功能和用途 85
6.2 基本FIFO的架構 87
6.3 基本FIFO的RTL代碼 89
6.4 基本FIFO的邏輯驗證 91
6.5 FIFO空滿狀況信號的暫存輸出 98
6.6 任意深度的FIFO 99
6.7 FIFO數據的暫存輸入和暫存輸出 103
6.8 格雷碼 109
6.9 異步FIFO 111
6.10 FIFO的流量控制方式和其他 117
第7章 存儲器 120
7.1 SRAM的基本原理 120
7.2 同步SRAM 123
7.3 存儲器編譯器 124
7.4 存儲器內建自測試 125
7.5 多連線埠SRAM 127
7.6 SRAM行為模型 129
7.7 SRAM軟錯誤 132
7.8 TCAM 133
7.9 DRAM 136
7.9.1 DRAM存儲單元 136
7.9.2 SDRAM基本架構 137
7.9.3 SDRAM的控制信號 138
7.9.4 SDRAM時序參數 140
7.9.5 SDRAM控制器 142
第8章 系統匯流排和晶片匯流排 144
8.1 系統晶片和匯流排 144
8.2 匯流排的層次架構 146
8.3 匯流排的拓撲結構 148
8.4 APB匯流排 149
8.5 AHB匯流排 151
8.6 WISHBONE匯流排 153
8.7 AXI匯流排 155
8.8 匯流排暫存器層 158
8.8.1 PIO和DMA 158
8.8.2 數據的大小端順序 159
8.8.3 被控暫存器的種類 161
8.8.4 直接地址和間接地址 162
8.9 JTAG接口 162
8.10 I2C匯流排 166
8.11 PCI 168
8.11.1 PCI匯流排的基本結構 168
8.11.2 PCI功能塊的配置 170
8.11.3 PCI的匯流排事務 171
8.11.4 CPU中斷 172
8.12 PCI Express 174
8.12.1 PCIe匯流排的基本結構 174
8.12.2 PCIe匯流排的軟體兼容性 174
8.12.3 PCIe交換器 175
8.12.4 PCIe匯流排的通信協定 176
第9章 視頻流媒體轉換器 178
9.1 Vimer的架構 178
9.2 視頻預處理 179
9.3 離散餘弦變換 181
9.4 量子化和可變長編碼 183
9.5 MPEG和RTP編碼器 184
9.6 網路包快取 185
9.7 乙太網接入控制 185
9.8 Vimer晶片的核心和外圍 186
9.9 邏輯仿真和硬體仿真 188
附錄A 擴展漢明檢錯糾錯碼 189
A.1 存儲器檢錯糾錯的基本流程 189
A.2 二元域分組碼 190
A.3 線性分組碼和生成矩陣 190
A.4 使用逆向行和列順序的生成矩陣 190
A.5 漢明距離和最小距離 191
A.6 差錯症狀和ECC解碼 191
A.7 漢明碼及其生成矩陣 192
A.8 擴展漢明碼 193
A.9 擴展漢明碼的應用程式 194
附錄B 循環冗餘校驗碼 195
B.1 多項式碼 195
B.2 循環碼 196
B.3 系統多項式碼 197
B.4 短縮循環碼 197
B.5 線性反饋移位暫存器 198
B.6 系統多項式碼的並行運算 200
附錄C 使用開源軟體的邏輯設計和仿真環境 203
C.1 Cygwin 203
C.2 文本編輯器 205
C.3 Verilog語言模式 205
C.4 Icarus Verilog和GTKWave 207
C.5 腳本語言 208
參考文獻 210
