Verilog HDL設計實踐與指導

內容簡介

本書對Verilog HDLD硬體描述語言作了系統全面的介紹。其中可綜合的設計風格是一個最大特點。本書從基本的語法語義出發，結合整個複雜數字邏輯電路的設計流程，從簡單的數字邏輯的實現到整個算法的系統實現，全面介紹了可綜合程式的編碼風格及仿真模擬，系統的設計作了深入的闡述。本書加入了了大量工程設計方法和技巧。本書適用於專業為電子工程、計算機工程及計算機科學的本科生，及學習硬體描述語言的初學者。

圖書目錄

前言

第1章 Verilog HDL概述

1.1 Verilog HDL簡介

1.2 Verilog HDL的歷史

1.3 Verilog HDL和VHDL的比較

1.4 計算機輔助設計的概況

1.5 目前的積體電路設計

1.6 IP復用技術及SoC概證

1.7 小結

第2章 Verilog HDL語言的語法

2.1 標識符和關鍵字

2.2 系統任務和系統函式

2.3 編譯指令

2.4 空白符和注釋

2.5 數值和字元串

2.6 線網類型

2.7 暫存器類型

2.8 門類型

2.9 操作符

2.10 小結

第3章行為語句

3.1 過程語句

3.2 條件語句

3.3 case語句

3.4 循環語句

3.5 事件控制

3.6 持續賦值

3.7 過程賦值語句

3.8 小結

第4章結構化建模

4.1 兩種設計方法

4.2 模組

4.3 連線埠

4.4 模組的示例化

4.5 模組的參數化

4.6 關於結構化的一個實例

4.7 小結

第5章門級與開關級建模

5.1 概述

5.2 門級基元

5.3 開關級基元

5.4 門級建模

5.5 開關級建模

5.6 小結

第6章用戶自定義基元

6.1 UDP的定義

6.2 組合UDP

6.3 時序UDP

6.4 小結

……

第7章複雜建模

第8章功能驗證

第9章綜合與設計

第10章數字電路的設計與技巧

第11章基於Harvard結構的RISC-CPU設計

Verilog HDL設計實踐與指導

基本介紹

內容簡介

圖書目錄

相關詞條

熱門詞條