《設計與驗證VerilogHDL》是2006年人民郵電出版社出版的圖書，作者是吳繼華。
基本介紹
- 作者：吳繼華
- ISBN：9787115150417
- 頁數：228
- 定價：32.00元
- 出版社：人民郵電
- 出版時間：2006-8
內容介紹
《設計與驗證》以實例講解的方式對HDL語言的設計方法進行介紹。全書共分9章，第1章至第3章主要介紹了Verilog HDL語言的基本概念、設計流程、語法及建模方式等內容；第4章至第6章主要討論如何合理地使用Verilog HDL語言描述高性能的可綜合電路；第7章和第8章重點介紹了如何編寫測試激勵以及Verilog的仿真原理；第9章展望HDL語言的發展趨勢。
