Verilog HDL設計實用教程

Verilog HDL設計實用教程

《Verilog HDL設計實用教程》是2021年清華大學出版社出版的圖書。

基本介紹

  • 中文名:Verilog HDL設計實用教程
  • 作者:黃海,于斌
  • 出版社:清華大學出版社
  • 出版時間:2021年4月1日
  • 頁數:243 頁
  • 開本:16 開
  • 裝幀:平裝
  • ISBN:9787302575733
內容簡介,作者簡介,圖書目錄,

內容簡介

VerilogHDL是一種廣泛套用的硬體描述語言,無論是專用積體電路設計,還是嵌入式FPGA開發,都會使用VerilogHDL語言進行編程。
  《Verilog HDL設計實用教程》力求讓讀者快速掌握關鍵語法,能夠在短時間內結合核心語法完成設計,同時注意梯度設定,引導讀者從簡單模組到複雜設計,逐漸掌握VerilogHDL。
  《Verilog HDL設計實用教程》語法簡潔,重點突出,語句凝練,具有工程設計的風格。
  為了更好地配合學習,書中設有習題和相應解答,並配備了多個實驗,所有代碼均經過仿真,完整的實例均可供下載,方便讀者調試和使用。對於重點和難點,輔以視頻教學,能更好地幫助讀者理解和掌握。
  《Verilog HDL設計實用教程》可作為電子、通信、計算機、自動化及積體電路設計相關專業的本科生教材,同時也適合對VerilogHDL感興趣的愛好者或專業人士閱讀。
  《Verilog HDL設計實用教程》特點:
  精簡語法,保留核心,凝練語句,集中介紹和討論重點內容,去除旁枝末節的干擾。
  語法→示例→練習→實驗→綜合設計,更合理地開展教學,更有效率地提升技能。
  配套豐富教學資源,包括完整PPT課件、詳細習題解答、多類代碼實例、實驗參考和指導,教學講解視頻等。
  開設交流群,及時溝通、互助和答疑,隨時解決學習中的困擾,並可持續獲得教學資源更新。

作者簡介

黃海,哈爾濱理工大學軟體與微電子學院副院長、教授、碩士生導師。長期從事信息安全、可重構計算、數位訊號處理以及積體電路設計等方向的教學和科研工作,承擔了“數位訊號處理”“信號與系統”“硬體描述語言”等課程教學。近5年來,主持或參與國j級、省級教學綜合改革項目8項,其中國j級新工科研究與實踐項目1項,黑龍省高等教育教學改革項目3項,發表教改論文5篇,出版書籍1部;主持科研項目10項,其中國家自然基金項目1項,國家重點研發計畫項目子課題1項,省級項目5項;發表SCI和EI期刊學術論文7篇;申請專利10項,其中授權發明專利2項、實用新型專利3項。
于斌,哈爾濱理工大學軟體與微電子學院教師,於哈爾濱工業大學獲學士、碩士學位。長期從事信息安全和積體電路設計等方向的教學和科研工作,承擔了“Verilog與數字系統設計”“積體電路驗證技術”“計算機組成原理與結構”等課程教學。編寫《ModelSim電子系統分析及仿真》(已累計三版)和《Verilog HDL數字系統設計及仿真》(已累計兩版)等教材。

圖書目錄

原理篇
第1章 入門簡介及環境準備
1.1 Verilog簡介
1.1.1 Verilog的作用
1.1.2 Verilog的發展
1.1.3 Verilog的使用
1.1.4 Verilog的結構
1.2 準備好工作環境
1.2.1 仿真軟體的準備
1.2.2 代碼編輯軟體的準備
1.2.3 其他工具介紹
1.3 如何使用本書
第2章 模組結構與門級建模
2.1 Verilog模組的基本結構
2.2 語法介紹及示例
2.2.1 模組定義
2.2.2 連線埠聲明
2.2.3 內部資源聲明
2.2.4 功能描述
2.3 門級補充說明
練習題
第3章 模組的實例化與層次化建模
3.1 模組的實例化
3.1.1 實例化示例及語法
3.1.2 按順序連線方式
3.1.3 按名稱連線方式
3.2 層次化建模
3.2.1 自頂向下的設計
3.2.2 層次化名稱
3.2.3 層次化建模實例
練習題
第4章 使用仿真軟體驗證設計
4.1 仿真前的準備
4.2 完整的仿真流程
4.2.1 建立工程
4.2.2 添加檔案
4.2.3 編譯與調試
4.2.4 啟動仿真
4.2.5 觀察結果
練習題
第5章 RTL建模語法——assign
5.1 assign語句
5.2 運算元
5.2.1 數值
5.2.2 參數
5.3 按位操作符
練習題
……
第6章 操作符與優先權
第7章 RTL建模語法——always
實驗篇
習題答案

相關詞條

熱門詞條

聯絡我們