基於FPGA/CPLD的EDA技術實用教程

內容簡介

現代數字系統設計一般採用硬體描述語言實現，而Verilog HDL具有簡捷、高效、易學、功能強的特點，具有廣泛的套用群體；在工程實際中，基於FPGA/CPLD器件的數字套用系統占很大比例，因此，本書基於FPGA/CPLD器件開發工具QuartusⅡ及硬體描述語言Verilog HDL講述現代數字系統設計。全書共分8個項目，通過實例由淺入深地介紹了利用Verilog HDL進行數字系統設計的方法和技巧。書中所有的實例全部通過了調試驗證。

本書可作為高職高專電子工程、通信、電氣自動化、計算機套用技術、儀器儀表等專業的教材，也可作為自學用書。

圖書目錄

項目1 認識FPGA/CPLD技術及其開發工具1

一、FPGA/CPLD技術及其發展歷程2

(一)可程式邏輯器件(PLD)2

(二)PLD的發展及分類3

二、FPGA/CPLD的特點5

(一)CPLD與FPGA的結構特點5

(二)CPLD與FPGA的區別11

三、主流廠商FPGA/CPLD器件及開發軟體11

(一)主流廠商FPGA/CPLD器件11

(二)FPGA/CPLD常用開發軟體18

四、FPGA/CPLD器件的配置20

(一)下載工具及其使用20

(二)CPLD器件的配置22

練一練25

項目2 FPGA/CPLD基礎開發26

一、FPGA/CPLD開發的基本方法27

(一)開發流程27

(二)原理圖輸入29

(三)使用分析工具分析44

二、原理圖輸入法設計4位全加器46

(一)軟體設計48

(二)仿真及硬體測試50

三、原理圖輸入法設計搶答器51

(一)軟體設計51

(二)管腳分配及硬體測試51

四、原理圖輸入法設計計數解碼顯示電路53

(一)設計方案53

(二)實現方法53

練一練55

項目3 用Verilog HDL設計組合邏輯電路57

一、相關知識58

(一)Verilog HDL的基本詞法規定58

(二)Verilog HDL的數據類型61

(三)Verilog HDL的語法結構63

(四)Verilog HDL的程式框架64

(五)結構級描述67

(六)門級描述68

二、項目實施71

(一)用門級電路描述一個全加器71

(二)用門級描述方法描述2選1數據選擇器72

練一練73

項目4 製作電子跑表79

一、相關知識80

(一)七段數碼管80

(二)時序邏輯電路81

基於FPGA/CPLD的EDA技術實用教程

基本介紹

內容簡介

圖書目錄

相關詞條

熱門詞條