《輕鬆成為設計高手：Verilog HDL實用精解》是2012年6月北京航空航天大學出版社出版的圖書，作者是EDA先鋒工作室。
基本介紹
- 中文名：輕鬆成為設計高手：Verilog HDL實用精解
- 作者：EDA先鋒工作室
- ISBN：9787512407909
- 頁數：239頁
- 定價：36元
- 出版社：北京航空航天大學出版社
- 出版時間：2012年6月
- 裝幀：平裝
- 開本：16開
內容簡介,圖書目錄,
內容簡介
《輕鬆成為設計高手：Verilog HDL實用精解》主要分為3部分：第1～3章描述了Verilog HDL語言的基本概念、設計流程、語法與建模方式；第4～6章討論如何合理使用Verilog HDL描述高性能的可綜合電路；第7、8章重點描述了如何編寫測試激勵以及Verilog的仿真原理。另外，第9章對Verilog HDL語言的發展趨勢做了展望。
本書可作為高等院校通信工程、電子工程、計算機、微電子與半導體學等理工專業的教材，也可作為FPGA/CPLD邏輯設計工程師、IC工程師、硬體電路設計工程師的實用工具書。
圖書目錄
第1章 HDL設計方法簡介
1.1 設計方法的變遷
1.2 Verilog語言的特點
1.2.1 Verilog的由來
1.2.2 HDL與原理圖
1.2.3 Verilog和VHDL
1.2.4 Verilog和C
1.3 HDL設計與驗證流程
1.4 問題與思考
第2章 Verilog語言基礎
2.1 Top-Down和Bottom-Up
2.2 從一個實例開始
2.2.1 實例
2.2.2 3種描述方法
2.3 基本詞法
2.4 模組和連線埠
2.5 編譯指令
2.6 邏輯值與常量
2.6.1 邏輯值
2.6.2 常量
2.7 變數類型
2.7.1 線網類型
2.7.2 暫存器類型
2.7.3 變數的物理含義
2.7.4 驅動和賦值
2.8 參數
2.9 Verilog中的並發與順序
2.10 運算元、操作符和表達式
2.10.1 操作符
2.10.2 二進制數值
2.10.3 運算元
2.11 系統任務和系統函式
2.11.1 顯示任務
2.11.2 檔案輸入/輸出任務
2.11.3 其他系統任務和函式
2.12 小結
2.13 問題與思考
第3章 描述方式和設計層次
3.1 描述方式
3.2 數據流描述
3.2.1 數據流
3.2.2 連續賦值語句
3.2.3 延 時
3.2.4 多驅動源線網
3.3 行為描述
3.3.1 行為描述的語句格式
3.3.2 過程賦值語句
3.3.3 語句組
3.3.4 高級編程語句
3.4 結構化描述
3.4.1 實例化模組的方法
3.4.2 參數化模組
3.5 設計層次
3.5.1 系統級和行為級
3.5.2 RTL級
3.5.3 門級
3.5.4 電晶體級
3.5.5 混合描述
3.6 CRC計算與校驗電路實例
3.6.1 CRC10校驗，行為級
3.6.2 CRC10計算電路，RTL級
3.7 小結
3.8 問題與思考
第4章 RTL概念與常用RTL建模
4.1 RTL和綜合的概念
4.2 RTL級的基本要素和設計步驟
4.3 常用RTL級建模
……
第5章 RTL設計與編碼指導
第6章 如何寫好狀態機
第7章 邏輯驗證與testbench編寫
第8章 Verilog語義和仿真原理
第9章 設計與驗證語言發展趨勢
參考文獻
