《VerilogHDL與CPLD/FPGA項目開發教程（第2版）》是2020年2月機械工業出版社出版的圖書，作者是聶章龍。
基本介紹
- 中文名：VerilogHDL與CPLD/FPGA項目開發教程（第2版）
- 作者：聶章龍
- ISBN：9787111520290
- 定價：39.9元
- 出版社：機械工業出版社
- 出版時間：2020年2月
- 裝幀：平裝
- 開本：16開
內容簡介,圖書目錄,
內容簡介
本書以Altera公司的MAXII系列EPM1270T144C5N為藍本闡述了基於CPLD/FPGA的數字系統設計方法，重點放在工程實踐能力和VerilogHDL硬體描述語言的編程開發能力方面，在教材的內容選取、編寫和組織等方面都與傳統的教材有著較大的區別，本書按照基於工作過程的以“項目”為載體的教學模式的思路進行編寫，“項目”的選取以直觀、生動、有趣、實用為原則，並遵循有易到難、有簡單到綜合的學習規律。共分4章，第1章主要介紹CPLD/FPGA系統開發的基礎知識，第2章介紹VerilogHDL硬體描述語言編程基礎，第3章是以12個單元項目為載體來介紹組合邏輯電路設計、時序邏輯電路設計和數字系統設計（如鍵盤、數碼管、液晶、點陣屏、音樂、串列通信等外圍接口的驅動）；第4章以電子時鐘、交通信號燈2個綜合項目為載體，介紹用VerilogHDL硬體描述語言進行綜合項目開發的一般方法和流程，第5章以“多功能教室顯控系統的設計”項目作為課程設計，介紹用VerilogHDL硬體描述語言進行一個完整的項目設計的方法，注重軟體編程與硬體實現相結合，在項目開發實踐過程中去理解和體會可綜合、不可綜合、並行設計的概念，從而在實踐中鍛鍊編程、調試能力，培養良好的編程風格和創新能力。附錄中給出了數字系統設計中的常見問題解析。本書可作為高等院校電子工程、計算機、微電子、自動控制等相關專業EDA課程的教材，也可作為EDA初學者或工程技術人員的參考資料。
圖書目錄
目 錄
前言
第1章 CPLD/FPGA項目開發入門1
1.1 CPLD/FPGA開發系統概述1
1.1.1 PLD的發展歷程及發展趨勢1
1.1.2 CPLD/FPGA概述3
1.1.3 CPLD/FPGA的結構與原理4
1.2 CPLD/FPGA器件識別10
1.2.1 CPLD/FPGA產品概況10
1.2.2 MAX系列產品的基本功能及
編程方式14
1.3 CCIT CPLD/FPGA實驗儀使用16
1.3.1 實驗儀結構設計17
1.3.2 熟悉實驗儀的元器件17
1.3.3 解析主控晶片EPM1270T144C518
1.3.4 了解實驗儀的外圍接口及其
引腳對應關係19
1.3.5 設計實驗儀原理圖21
1.3.6 USB-Blaster下載口21
1.4 Quartus II開發環境安裝27
1.4.1 Quartus II 軟體功能簡介27
1.4.2 Quartus II軟體安裝28
1.4.3 USB-Blaster 下載電纜安裝29
1.5 Quartus II軟體開發環境的套用33
1.5.1 簡單的三人表決器功能描述34
1.5.2 文本方式輸入35
1.5.3 原理圖方式輸入43
1.6 技能實訓47
第2章 Verilog HDL
（硬體描述語言）50
2.1 Verilog HDL基礎知識50
2.1.1 Verilog HDL的基本結構50
2.1.2 Verilog HDL的數據類型54
2.1.3 Verilog HDL的運算符及表達式56
2.1.4 Verilog HDL的基本語句58
2.2 Verilog HDL實例設計64
2.2.1 閃爍燈設計65
2.2.2 流水燈設計68
2.3 技能實訓72
2.3.1 閃爍燈實訓設計72
2.3.2 流水燈實訓設計74
第3章 基於CPLD/FPGA的單元
項目開發78
3.1 項目1 設計基本邏輯門電路78
3.2 項目2 設計解碼器81
3.2.1 任務1 設計3-8解碼器82
3.2.2 任務2 設計八段LED數碼管
解碼電路85
3.2.3 技能實訓88
3.3 項目3 編碼器和數據選擇器
設計91
3.3.1 任務1 設計8-3優先編碼器92
3.3.2 技能實訓94
3.3.3 任務2 設計4-1數據選擇器98
3.3.4 技能實訓100
3.4 項目4 觸發器設計102
3.4.1 任務1 觸發器概述103
3.4.2 任務2 識別基本觸發器103
3.4.3 任務3 識別觸發器的邏輯
功能104
3.4.4 任務4 設計時鐘觸發器105
3.4.5 任務5 設計直接置位復位
觸發器105
3.4.6 任務6 轉換不同邏輯功能的
觸發器106
3.4.7 技能實訓107
3.5 項目5 全加器設計110
3.5.1 任務1 設計一位全加器110
3.5.2 任務2 設計串列進位加法器111
3.5.3 任務3 設計先行進位加法器112
3.5.4 任務4 設計加減法器115
3.5.5 技能實訓116
3.6 項目6 計數器設計118
3.6.1 任務1 設計二進制計數器119
3.6.2 任務2 設計七進制計數器121
3.6.3 任務3 採用異步置數和同步
清零的方法設計七進制計數器121
3.6.4 技能實訓123
*3.7 項目7 乘法器設計126
3.7.1 任務1 利用被乘數左移法設計
無符號乘法器127
3.7.2 任務2 利用部分積右移法設計
無符號乘法器130
3.7.3 任務3 設計帶符號乘法器131
3.8 項目8 鍵盤LED發光二極體
套用設計132
3.8.1 任務1 鍵盤LED發光二極體
套用之一132
3.8.2 任務2 鍵盤LED發光二極體
套用之二137
3.8.3 任務3 鍵盤去抖動設計138
3.8.4 技能實訓140
3.9 項目9 靜態、動態LED發光
二極體顯示143
3.9.1 任務1 靜態數碼管的顯示
設計144
3.9.2 任務2 動態數碼管的顯示
設計147
3.9.3 技能實訓150
3.10 項目10 點陣LED顯示屏及
其漢字顯示153
3.10.1 任務1 點陣LED顯示屏
測試153
3.10.2 任務2 漢字顯示157
3.10.3 技能實訓160
3.11 項目11 蜂鳴器套用設計163
3.11.1 任務1 發出報警聲164
3.11.2 任務2 設計簡易數字電子琴166
3.11.3 任務3 設計“梁祝”音樂
片段168
3.11.4 技能實訓171
3.12 項目12 LCD液晶顯示系統
設計177
3.12.1 任務1 了解液晶顯示的基礎
知識178
3.12.2 任務2 液晶屏滾動顯示
字元184
3.12.3 技能實訓191
3.13 項目13 UART異步串列
通信設計197
3.13.1 任務1 串列通信基礎知識198
3.13.2 任務2 串列傳送模組設計201
3.13.3 任務3 串列接收模組設計205
3.13.4 課後思考208
第4章 基於CPLD/FPGA的綜合項目
開發209
4.1 項目1 基於Verilog HDL的數字
時鐘設計與實現209
4.1.1 任務1 任務提出及設計分析209
4.1.2 任務2 分頻模組設計212
4.1.3 任務3 校時模組設計213
4.1.4 任務4 計時處理模組設計214
4.1.5 任務5 報時模組設計215
4.1.6 任務6 顯示模組設計218
4.1.7 任務7 頂層模組設計220
4.1.8 任務8 下載調試運行221
4.1.9 技能實訓222
4.2 項目2 基於Verilog HDL的交通
信號燈模擬控制設計228
4.2.1 任務1 任務提出及設計分析228
4.2.2 任務2 初始化模組設計231
4.2.3 任務3 分頻模組設計231
4.2.4 任務4 控制A方向4盞燈亮滅
模組設計232
4.2.5 任務5 控制B方向4盞燈亮滅
模組設計233
4.2.6 任務6 A、B方向各種燈剩餘
時間的顯示模組設計234
4.2.7 任務7 頂層檔案設計236
4.2.8 任務8 下載調試運行237
4.3 項目3 基於Verilog HDL的四路
數字式競賽搶答器設計237
4.3.1 任務1 任務提出及設計分析238
4.3.2 任務2 信號鎖存電路設計239
4.3.3 任務3 計分電路設計240
4.3.4 任務4 數碼管顯示電路設計243
4.3.5 任務5 頂層檔案設計244
4.3.6 任務6 下載調試運行245
4.3.7 課後思考246
附錄247
附錄A Verilog HDL關鍵字247
附錄B Quartus II支持的Verilog
HDL數據類型和語句247
附錄C 基於Verilog HDL的
CPLD/FPGA設計常見
問題解析248
參考文獻258
