本書是為熟練掌握VHDL，晶片設計而編寫的基礎教材。本書以VHDL語言為載體，詳細介紹了功能仿真軟體ModelSim、綜合軟體Synplify、時序仿真軟體MaxplusII，並通過豐富的實例對照，全面介紹良好的VHDL編程風格。重點講述數字電路設計的概念，內容涵蓋VHDL行為模型、層次式模組化設計、組合邏輯電路設計、狀態機設計、測試平台設計等，並以大量VHDL程式實例演示說明有關應用程式的設計過程，介紹主流的編程思想及方法，培養讀者的代碼編寫能力及良好的設計風格。 本書內容深入淺出，覆蓋面廣，圖文並茂，獨具特色。既有豐富的理論知識，也有大量的實戰範例，使讀者能循序漸進，由淺入深。 本書是在作者多年實踐基礎上編寫的，適合作為電子、電機等專業相關課程的教材，對於從事電子工程設計的科技人員，本書也是極佳的參考。
基本介紹
- 書名：VHDL晶片設計
- 出版社：機械工業出版社
- 頁數：287頁
- 開本：16開
- 品牌：機械工業出版社
- 作者：陳榮 陳華
- 出版日期：2006年1月1日
- 語種：簡體中文
- ISBN：7111178041, 9787111178040
媒體推薦,圖書目錄,
媒體推薦
書評
主要內容：
●通過大量的實例對比和詳細介紹了如何形成良好的VHDL編程風格；
●以VHDL語言為載體，詳細介紹了功能仿真軟體 ModelSim、綜合軟體 Synplify、時序仿真軟體 MaxplusII；
●內容深入淺出，覆蓋面廣，實例切合實際，演示說明有關應用程式的設計過程，圖文並茂，使讀者能夠快速掌握設計要領；
●通過介紹主流的編程思想及方法，培養讀者的代碼編寫能力及良好的設計風格；
●詳細介紹了測試平台的建立方式。
主要內容：
●通過大量的實例對比和詳細介紹了如何形成良好的VHDL編程風格；
●以VHDL語言為載體，詳細介紹了功能仿真軟體 ModelSim、綜合軟體 Synplify、時序仿真軟體 MaxplusII；
●內容深入淺出，覆蓋面廣，實例切合實際，演示說明有關應用程式的設計過程，圖文並茂，使讀者能夠快速掌握設計要領；
●通過介紹主流的編程思想及方法，培養讀者的代碼編寫能力及良好的設計風格；
●詳細介紹了測試平台的建立方式。
圖書目錄
序言
第1章 VHDL設計概念
1.1 數字電路設計簡介
1.2 ASIC和FPGA組件比較
l.2.1 ASIC
1.2.2 FPGA
1.3 FPGA和ASIC設計流程簡介
1.4數字電路設計所需考慮的因素
第2章 EDA軟體介紹
2.1 功能仿真軟體ModelSim
2.1.1 ModelSim簡介
2.1.2 建立一個新的項目
2.1.3 基本VHDL仿真
2.1.4 除錯
2.1.5 Finding names and values
2.1.6 使用Wave視窗
2.1.7 性能分析器仿真
2.1.8 Code Coverage仿真
2.1.9 ModelSim常用指令集
2.2 綜合工具Synplify
2.2.1 Synplify簡介
2.2.2 Synplify的特色
2.2.3 Synplify FPGA設計流程
2.2.4 安裝事項
2.2.5 Synplify用戶接口
2.2.6 設定源檔案
2.2.7 檢查源檔案
2.2.8 RTL View
2.2.9 Synplify AlteraFlow
2.3 Altera MaxpluslI EDA Tool
2.3.1 MaxplusⅡ版本介紹及安裝方式
2.3.2 設計輸入
2.3.3 功能仿真
2.3.4 平面布局
2.4結論
第3章 初探HDL語言
3.1 HDL的好處
3.2 VHDL和Verilog的比較
3.3 如何選擇電路的結構
3.4 HDL程式的組成
3.5 HDL程式結構
第4章 基本VHDL要素
4.1 標識符
4.2 數據對象
4.3 數據類型
4.3.1 標量數據類型
4.3.2 複合數據類型
4.3.3 數組數據類型
4.3.4 記錄數據類型
4.4 運算操作符
第5章 VHDL行為模型
……
第6章 數據流模型
……
第7章 結構化模型
……
第8章 VHDL中的屬性和配置
……
第9章 層次式模組化設計
……
第10章 子程式及包
……
第11章 組合邏輯電路設計
……
第12章 時序邏輯電路設計
……
第13章 狀態機設計
……
第14章 測試平台
……
第15章 RTL Coding Guideline
……
第16章 高級設計範例
……
第1章 VHDL設計概念
1.1 數字電路設計簡介
1.2 ASIC和FPGA組件比較
l.2.1 ASIC
1.2.2 FPGA
1.3 FPGA和ASIC設計流程簡介
1.4數字電路設計所需考慮的因素
第2章 EDA軟體介紹
2.1 功能仿真軟體ModelSim
2.1.1 ModelSim簡介
2.1.2 建立一個新的項目
2.1.3 基本VHDL仿真
2.1.4 除錯
2.1.5 Finding names and values
2.1.6 使用Wave視窗
2.1.7 性能分析器仿真
2.1.8 Code Coverage仿真
2.1.9 ModelSim常用指令集
2.2 綜合工具Synplify
2.2.1 Synplify簡介
2.2.2 Synplify的特色
2.2.3 Synplify FPGA設計流程
2.2.4 安裝事項
2.2.5 Synplify用戶接口
2.2.6 設定源檔案
2.2.7 檢查源檔案
2.2.8 RTL View
2.2.9 Synplify AlteraFlow
2.3 Altera MaxpluslI EDA Tool
2.3.1 MaxplusⅡ版本介紹及安裝方式
2.3.2 設計輸入
2.3.3 功能仿真
2.3.4 平面布局
2.4結論
第3章 初探HDL語言
3.1 HDL的好處
3.2 VHDL和Verilog的比較
3.3 如何選擇電路的結構
3.4 HDL程式的組成
3.5 HDL程式結構
第4章 基本VHDL要素
4.1 標識符
4.2 數據對象
4.3 數據類型
4.3.1 標量數據類型
4.3.2 複合數據類型
4.3.3 數組數據類型
4.3.4 記錄數據類型
4.4 運算操作符
第5章 VHDL行為模型
……
第6章 數據流模型
……
第7章 結構化模型
……
第8章 VHDL中的屬性和配置
……
第9章 層次式模組化設計
……
第10章 子程式及包
……
第11章 組合邏輯電路設計
……
第12章 時序邏輯電路設計
……
第13章 狀態機設計
……
第14章 測試平台
……
第15章 RTL Coding Guideline
……
第16章 高級設計範例
……
