VHDL實體

VHDL語言中的實體

實體ENTITY是VHDL語言中最重要的抽象概念。由於VHDL支持多層次描述，因此實體的對象相當廣泛，可以是完整的系統（特大型）、電路板、晶片、電路單元、小函式或是邏輯門。

實體說明主要描述對象的外貌，即對象的輸入和輸出（I/O）的連線埠信息，它並不描述器件的具體功能。

在電路原理圖上實體相當於元件符號。

實體有實體名。實體名×××可以取英文名，且不能以數字開頭；注意在編寫完VHDL文本存檔時，設計檔案×××.vhd的前綴一定要和實體名×××完全相同，否則有的EDA軟體無法編譯。

實體說明的一般格式如下：

ENTITY 實體名 IS

[GENERIC ( 類屬表 ) ；]

[PORT ( 連線埠表 ) ；]

END [ ENTITY ] [實體名]；

實體說明格式是以"ENTITY 實體名 IS "開始至END [ ENTITY ] [實體名] 結束，中間包含了類屬表和連線埠表兩部分，其中類屬表可以沒有，而連線埠表必須有。