可測試性設計(一種積體電路設計技術)

可測試性設計（英語：Design for Testability, DFT）是一種積體電路設計技術，它將一些特殊結構在設計階段植入電路，以便設計完成後進行測試。

基本介紹

• 中文名：可測試性設計
• 外文名：Testability design
• 實質：積體電路設計技術
• 優點：節約時間與金錢

用途

電路測試有時並不容易，這是因為電路的許多內部節點信號在外部難以控制和觀測。通過添加可測試性設計結構，例如掃描鏈等，內部信號可以暴露給電路外部。總之，在設計階段添加這些結構雖然增加了電路的複雜程度，看似增加了成本，但是往往能夠在測試階段節約更多的時間和金錢。