《CPLD數字電路設計》是2001年出版的圖書，作者是廖裕評、陸瑞強。
基本介紹
- 中文名：CPLD數字電路設計
- 作者：廖裕評 / 陸瑞強
- 出版時間：2001年10月1日
- 出版社：清華大學出版社
- 頁數：572 頁
- ISBN：9787900637260
- 定價：49.00
- 裝幀：平裝（帶盤）
內容簡介 ,圖書目錄,
內容簡介
本書循序漸進地介紹了美國ALTERA公司MAX+plusII軟體的使用與數字電路的設計方法。本書主要內容包括MAX+plusII編輯器的使用、組合邏輯電路設計、算術邏輯電路設計、時序邏輯電路設計、計數器設計、移位暫存器設計、綜合套用、器件燒寫。內容豐富且有詳細的操作方式與解說。本書適合大專院校電子類專業“單片機設計”、“數字系統設計”課程使用。
圖書目錄
第一章 簡介
1-1 軟體介紹
1-1-1 電路圖編輯器（Graphic Editor）
1-1-2 符號編輯器（Symbol Editor）
1-1-3 文字編輯器（Text Editor）
1-1-4 波形編輯器（Waveform Editor）
1-1-5 編譯（Compiler）
1-1-6 信息（Messages）
1-1-7 仿真（Simulator）
1-1-8 燒寫（Programmer）
1-1-9 時間分析（Timing Analyzer）
1-1-10 引腳平面編輯器（Floorplan Editor）
1-1-11 體系顯示視窗（Hierarchy Display）
1-1-12 EPM7128S器件
1-1-13 EPF10K20器件
1-2 Maxplus II 7.21版軟體安裝
1-3 取得Maxplus II 7.21版授權碼（Authorization Codes）
1-4 Maxplus II 9.23版軟體安裝
1-5 Maxplus II 9.23版授權檔案（License File）
第二章 如何使用MAX+plus II編輯器
2-1 電路圖編輯
2-1-1 內附邏輯函式
2-1-2 編輯規則
2-1-3 電路圖編輯工具
2-1-4 電路圖編輯流程
2-1-5 符號編輯流程
2-2 文字編輯——AHDL設計
2-2-1 內附邏輯函式
2-2-2 AHDL編輯規則
2-2-3 文字編輯工具
2-2-4 AHDL編輯流程
2-3 文字編輯——VHDL設計
2-3-1 內附邏輯函式
2-3-2 VHDL編輯規則
2-3-3 文字編輯工具
2-3-4 VHDL編輯流程
第三章 組合邏輯電路設計範例
3-1 邏輯運算
3-1-1 電路圖編輯邏輯運算
3-1-2 AHDL編輯邏輯運算
3-1-3 VHDL編輯邏輯運算
3-1-4 仿真邏輯運算
3-2 同位產生器
3-2-1 電路圖編輯同位產生器
3-2-2 AHDL編輯同位產生器
3-2-3 VHDL編輯同位產生器
3-2-4 仿真同位產生器
3-3 2對1多任務器
3-3-1 電路圖編輯2對1多任務器
3-2-2 AHDL編輯2對1多任務器
3-3-3 VHDL編輯2對1多任務器
3-3-4 仿真2對1多任務器
3-4 1對4解多任務器設計
3-4-1 電路圖編輯1對4解多任務器
3-4-2 AHDL編輯1對4解多任務器
3-4-3 VHDL編輯1對4解多任務器
3-4-4 仿真1對4解多任務器
3-5 七段解碼器設計
3-5-1 AHDL編輯七段解碼器
3-5-2 VHDL編輯七段解碼器
3-6 邏輯運算單元
3-6-1 電路圖編輯邏輯運算單元
3-6-2 AHDL編輯邏輯運算單元
3-6-3 VHDL編輯邏輯運算單元
3-6-4 仿真邏輯運算單元
3-7 三態器件（TAI）
3-7-1 電路圖編輯三態器件
3-7-2 AHDL編輯三態器件
3-7-3 VHDL編輯三態器件
3-7-4 仿真三態器件
3-8 習題
第四章 算數邏輯電路設計範例
4-1 半加器（half adder）
4-1-1 電路圖編輯半加法器
4-1-2 AHDL編輯半加法器
4-1-3 VHDL編輯半加法器
4-1-4 仿真半加法器
4-2 全加器（full adder）
4-2-1 電路圖編輯全加器
4-2-2 AHDL編輯全加器
4-2-3 VHDL編輯全加器
4-2-4 仿真全加法器
4-3 四位加法器
4-3-1 電路圖編輯四位加法器
4-3-2 VHDL編輯四位加法器
4-3-3 VHDL編輯四位加法器
4-3-4 仿真四位加法器
4-4 四位加減法器
4-4-1 電路圖編輯四位加減法器
4-4-2 AHDL編輯四位加減法器
4-4-3 VHDL編輯四位加減法器
4-4-4 仿真四位加減法器
4-5 乘法器
4-5-1 電路圖編輯乘法器
4-5-2 AHDL編輯乘法器
4-5-3 VHDL編輯乘法器
4-5-4 仿真乘法器
4-6 習題
第五章 時序邏輯電路設計範例
5-1 D觸發器
5-1-1 電路圖編輯D觸發器
5-1-2 AHDL編輯D觸發器
5-1-3 VHDL編輯D觸發器
5-1-4 仿真D觸發器
5-2 T觸發器
5-2-1 電路圖編輯T觸發器
5-2-2 AHDL編輯T觸發器
5-2-3 VHDL編輯T觸發器
5-2-4 仿真T觸發器
5-3 八位暫存器設計
5-3-1 電路圖編輯八位暫存器
5-3-2 AHDL編輯八位暫存器
5-3-3 VHDL編輯八位暫存器
5-3-4 仿真八位暫存器
5-4 狀態機
5-4-1 電路圖編輯狀態機
5-4-2 AHDL編輯狀態機
5-4-3 VHDL編輯狀態機
5-4-4 仿真狀態機
5-5 隨機存儲器（RAM）
5-5-1 電路圖編輯隨機存儲器
5-5-2 AHDL編輯隨機存儲器
5-5-3 VHDL編輯隨機存儲器
5-5-4 仿真隨機存儲器
5-6 習題
第六章 計數器設計範例
6-1 異步清除2位同步加計數器
6-1-1 電路圖編輯異步清除2位同步加計數器
6-1-2 AHDL編輯異步清除2位同步加計數器
6-1-3 VHDL編輯異步清除2位同步加計數器
6-1-4 仿真異步清除2位同步加計數器
6-2 可默認的同步四位計數器
6-2-1 電路圖編輯可默認的同步四位計數器
6-2-2 AHDL編輯可默認的同步四位計數器
6-2-3 VHDL編輯可默認的同步四位計數器
6-2-4 仿真可默認的同步四位計數器
6-3 10進制計數器設計
6-3-1 電路圖編輯10進制計數器
6-3-2 AHDL編輯10進制計數器
6-3-3 VHDL編輯10進制計數器
6-3-4 仿真10進制計數器
6-4 具有預置功能的兩位數的十進制計數器
6-4-1 電路圖編輯具有預置功能的兩位數的十進制計數器
6-4-2 AHDL編輯具有預置功能的兩位數的十進制計數器
6-4-3 VHDL編輯具有預置功能的兩位數的十進制計數器
6-4-4 仿真具有預置功能的兩位數的十進制計數器
6-5 異步清除6進制計數器
6-5-1 電路圖編輯異步清除6進制計數器
6-5-2 AHDL編輯異步清除6進制計數器
6-5-3 VHDL編輯異步清除6進制計數器
6-5-4 仿真異步清除6進制計數器
6-6 分頻器
6-6-1 電路圖編輯分頻器
6-6-2 AHDL編輯分頻器
6-6-3 VHDL編輯分頻器
6-6-4 仿真分頻器
6-7 習題
第七章 移位暫存器設計範例
7-1 四位串列移位輸入並行輸出暫存器
7-1-1 電路圖編輯四位串列輸入移位並行輸出暫存器
7-1-2 AHDL編輯四位串列輸入並行輸出移位暫存器
7-1-3 VHDL編輯四位串列輸入移位並行輸出暫存器
7-1-4 仿真四位串列輸入移位並行輸出暫存器
7-2 具有控制線的串列輸入移位暫存器
7-2-1 電路圖編輯具有控制線的串列輸入移位暫存器
7-2-2 AHDL編輯具有控制線的串列輸入移位暫存器
7-2-3 VHDL編輯具有控制線的串列輸入移位暫存器
7-2-4 仿真具有擔制線的串列輸入移位暫存器
7-3 並行輸入／並串列輸出移位暫存器設計
7-3-1 電路圖編輯並行輸入／並串列輸出移位暫存器
7-3-2 AHDL編輯並行輸入／並串列輸出移位暫存器
7-3-3 VHDL編輯並行輸入／並串列輸出移位暫存器
7-3-4 仿真並行輸入／並串列輸出移位暫存器
7-4 異步清除3位並行輸入／並串列輸出移位暫存器
7-4-1 電路圖編輯異步清除3位並行輸入／並串列輸出移位暫存器
7-4-2 AHDL編輯異步清除3位並行輸入／並串列輸出移位暫存器
7-4-3 VHDL編輯異步清除3位並行輸入／並串列輸出移位暫存器
7-4-4 仿真異步清除3位並行輸入／並串列輸出移位暫存器
7-5 習題
第八章 綜合套用
8-1 數字鐘設計
8-1-1 60進制計數器
8-1-2 12進制計數器
8-1-3 數字鐘
8-1-4 仿真數字鐘
8-2 並列乘法器
8-2-1 2位加法器
8-2-2 乘積暫存器
8-2-3 脈衝產生器
8-2-4 並列乘法器控制器
8-2-5 並列乘法器
8-2-6 仿真並列乘法器
8-3 習題
第九章 器件燒寫
9-1 實驗板介紹
9-2 實驗範例
9-2-1 七段解碼器程式燒寫
9-2-2 60進制計數器接七段解碼器程式燒寫
9-3 習題
附錄A MAX+plus II所附的舊式函式
附錄B MAX+plus II所附的參數式函式
附錄C 本書範例函式
