基本介紹
- 中文名：基於Quartus Prime的FPGA/CPLD數字系統設計實例（第4版）
- 作者：周潤景
- 出版時間：2018年8月
- 出版社：電子工業出版社
- 頁數：480 頁
- ISBN：9787121349195
- 定價：99 元
- 開本：16 開
- 裝幀：平裝
內容簡介,圖書目錄,作者簡介,
內容簡介
本書以Altera公司全新推出的Quartus Prime16.1為設計平台，結合大量的實例來介紹基於FPGA/CPLD數字系統的設計方法。書中的例子包含了簡單的數字邏輯電路實例、數字系統設計實例及複雜的數字控制系統設計實例，由淺入深地介紹了採用Quartus Prime16.1進行數字系統開發的設計流程、設計思想和設計技巧。
圖書目錄
第1章 數字積體電路概述與Altera Quartus Prime開發流程
1.1 數字積體電路概述
1.2 Quartus Prime軟體綜述
1.3 設計輸入
1.4 約束輸入
1.5 綜合
1.6 布局布線
1.7 仿真
1.8 編程與配置
第2章 Altera Quartus Prime的使用
2.1 原理圖和圖表模組編輯
2.2 文本編輯
2.3 混合編輯（自底向上）
2.4 混合編輯（自頂向下）
第3章 VHDL硬體描述語言
3.1 VHDL語言簡介和優點
3.2 VHDL語言設計實體的基本結構
3.3 VHDL語言要素
3.4 VHDL順序語句
3.5 VHDL並行語句
3.6 VHDL子程式
3.7 VHDL的描述風格
3.8 狀態機的設計
第4章 門電路設計範例
4.1 與非門電路
4.2 或非門電路
4.3 異或門電路
4.4 三態門電路
4.5 單向匯流排緩衝器
4.6 雙向匯流排緩衝器
第5章 組合邏輯電路設計範例
5.1 編碼器
5.2 解碼器
5.3 數據選擇器
5.4 數據分配器
5.5 數值比較器
5.6 加法器
5.7 減法器
第6章 暫存器、存儲器、鎖存器和觸發器的VHDL描述
6.1 暫存器
6.2 移位暫存器
6.3 唯讀存儲器（ROM）
6.4 隨機存儲器（RAM）
6.5 堆疊
6.6 FIFO
6.7 鎖存器
6.8 RS觸發器
6.9 JK觸發器
6.10 D觸發器
6.11 T觸發器
第7章 計數器、信號發生器和分頻器的VHDL描述
7.1 計數器
7.2 可變模計數器
7.3 順序脈衝發生器
7.4 序列信號發生器
7.5 分頻器
第8章 數字系統設計範例
8.1 數字系統的基本結構
8.2 數字系統的設計方法
8.3 數字系統設計的一般過程
8.4 數字系統的設計準則
8.5 數字系統設計範例
第9章 可參數化宏模組及IP核的使用
9.1 ROM、RAM、FIFO的使用
9.2 乘法器、鎖相環的使用
9.3 正弦波信號發生器
9.4 NCO IP核的使用
第10章 Quartus Prime的深度使用
10.1 使用ModelSim波形編輯器對VHDL設計進行仿真
10.2 TimeQuest時序分析儀的用法
10.3 SignalTap II嵌入式邏輯分析儀的使用
10.4 VHDL硬體設計調試
10.5 在VHDL設計當中使用庫模組
第11章 基於FPGA的射頻熱療系統的設計
11.1 腫瘤熱療的生物學與物理學技術概論
11.2 溫度場特性的仿真
11.3 射頻熱療系統設計
11.4 系統硬體電路設計
11.5 軟體實現
11.6 溫度場測量與控制的實驗
第12章 基於FPGA的直流電動機伺服系統的設計
12.1 電動機控制發展情況
12.2 系統控制原理
12.3 算法設計
12.4 系統硬體設計原理
12.5 系統軟體設計原理
12.6 系統調試及結果分析
參考文獻
作者簡介
周潤景教授，中國電子學會高級會員，IEEE/EMBS會員，國家自然科學基金項目“高速數字系統的信號與電源完整性聯合設計與最佳化”等多項、省部級科研項目負責人，主要從事模式識別與智慧型系統、控制工程的研究與教學工作，具有豐富的教學與科研經驗。
