CPLD技術

CPLD（Complex Programmable Logic Device）是Complex PLD的簡稱,一種較PLD更為複雜的邏輯元件。

CPLD是一種用戶根據各自需要而自行構造邏輯功能的數字積體電路。其基本設計方法是藉助集成開發軟體平台，用原理圖、硬體描述語言等方法，生成相應的目標檔案，通過下載電纜（“在系統”編程）將代碼傳送到目標晶片中，實現設計的數字系統。

基本介紹

• 中文名：CPLD
• 全稱：Complex PLD
• 類型：數字積體電路
• 推出時間：20世紀80年代中期

發展沿革

20世紀70年代，最早的可程式邏輯器件--PLD誕生了。其輸出結構是可程式的邏輯宏單元，因為它的硬體結構設計可由軟體完成（相當於房子蓋好後人工設計局部室內結構），因而它的設計比純硬體的數字電路具有很強的靈活性，但其過於簡單的結構也使它們只能實現規模較小的電路。為彌補PLD只能設計小規模電路這一缺陷，20世紀80年代中期，推出了複雜可程式邏輯器件--CPLD。目前套用已深入網路、儀器儀表、汽車電子、數控工具機、航天測控設備等方面。

器件特點

它具有編程靈活、集成度高、設計開發周期短、適用範圍寬、開發工具先進、設計製造成本低、對設計者的硬體經驗要求低、標準產品無需測試、保密性強、價格大眾化等特點，可實現較大規模的電路設計，因此被廣泛套用於產品的原型設計和產品生產(一般在10,000件以下)之中。幾乎所有套用中小規模通用數字積體電路的場合均可套用CPLD器件。CPLD器件已成為電子產品不可缺少的組成部分，它的設計和套用成為電子工程師必備的一種技能。

使用方式

CPLD是一種用戶根據各自需要而自行構造邏輯功能的數字積體電路。其基本設計方法是藉助集成開發軟體平台，用原理圖、硬體描述語言等方法，生成相應的目標檔案，通過下載電纜（“在系統”編程）將代碼傳送到目標晶片中，實現設計的數字系統。

這裡以搶答器為例講一下它的設計（裝修）過程，即晶片的設計流程。CPLD的工作大部分是在電腦上完成的。打開集成開發軟體(Altera公司 Max+pluxII)→畫原理圖、寫硬體描述語言（VHDL，Verilog）→編譯→給出邏輯電路的輸入激勵信號，進行仿真，查看邏輯輸出結果是否正確→進行管腳輸入、輸出鎖定（7128的64個輸入、輸出管腳可根據需要設定）→生成代碼→通過下載電纜將代碼傳送並存儲在CPLD晶片中。7128這塊晶片各管腳已引出，將數碼管、搶答開關、指示燈、蜂鳴器通過導線分別接到晶片板上，通電測試，當搶答開關按下，對應位的指示燈應當亮，答對以後，裁判給加分後，看此時數碼顯示加分結果是否正確，如發現有問題，可重新修改原理圖或硬體描述語言，完善設計。設計好後，如批量生產，可直接複製其他CPLD晶片，即寫入代碼即可。如果要對晶片進行其它設計，比如進行交通燈設計，要重新畫原理圖、或寫硬體描述語言，重複以上工作過程，完成設計。這種修改設計相當於將房屋進行了重新裝修，這種裝修對CPLD來說可進行上萬次。

家庭成員

經過幾十年的發展，許多公司都開發出了CPLD可程式邏輯器件。比較典型的就是Altera、Lattice、Xilinx世界三大權威公司的產品，這裡給出常用晶片：

Altera 　EPM7128S　 (PLCC84)

Lattice 　 LC4128V　 (TQFP100)

Xilinx 　XC95108 (PLCC84)