《電子電氣基礎課程規劃教材：數字電子技術》是2012年電子工業出版社出版的圖書，作者是謝芳森、劉祝華。
基本介紹
- 書名：電子電氣基礎課程規劃教材:數字電子技術
- 作者：謝芳森 劉祝華
- 出版社：電子工業出版社
- 出版時間：2012年1月1日
- 頁數：365 頁
- 定價：39.80
- 開本：16 開
- ISBN：9787121155178, 7121155176
- 語種：簡體中文
內容簡介,圖書目錄,
內容簡介
《電子電氣基礎課程規劃教材:數字電子技術》為普通高等教育“十二五”規劃教材之一。
《電子電氣基礎課程規劃教材:數字電子技術》是按照教育部“數字電子技術基礎課程教學基本要求”進行編寫的，並根據當代數字系統設計方法發展現狀，增加了可程式邏輯器件、VHDL硬體描述語言及相關EDA軟體的內容，更加突出了基於可程式邏輯器件的現代數字系統設計方法教學。全書共十一章，包括數制與碼制、邏輯函式及其化簡、邏輯門電路、組合邏輯電路、觸發器、時序邏輯電路、脈衝波形的產生與整形、半導體存儲器、基於可程式邏輯器件的現代數字系統設計、D/A和A/D轉換器及套用、數字系統綜合設計。《電子電氣基礎課程規劃教材:數字電子技術》可作為高等院校電子信息類及相關專業的專業基礎課程教材，也可供從事相關專業的工程技術人員參考。
圖書目錄
緒論 1
第1章 數制與碼制 3
1.1 進位計數制 3
1.1.1 十進制數的表示 3
1.1.2 二進制數的表示 3
1.1.3 八進制數和十六制數的表示 4
1.1.4 二進制的算術運算和邏輯運算 5
1.2 數制轉換 6
1.2.1 二進制數和十進制數之間的轉換 7
1.2.2 八進制數、十六進制數與二進制數的轉換 8
1.3 帶符號數的代碼表示 8
1.3.1 真值與機器數 8
1.3.2 原碼 9
1.3.3 反碼 9
1.3.4 補碼 10
1.3.5 機器數的運算 10
1.4 數碼和字元的代碼表示 13
1.4.1 十進制數的二進制編碼 13
1.4.2 可靠性編碼 14
1.4.3 字元代碼 16
習題 17
第2章 邏輯函式及其化簡 18
2.1 邏輯代數 18
2.1.1 邏輯變數與邏輯函式 18
2.1.2 基本邏輯運算 18
2.1.3 複合邏輯運算 21
2.1.4 邏輯函式與真值表 23
2.1.5 邏輯函式的相等 25
2.2 邏輯代數的定律及規則 25
2.2.1 邏輯代數的基本定律 25
2.2.2 邏輯代數的三個規則 27
2.2.3 邏輯代數的常用公式 28
2.3 邏輯函式的化簡 28
2.3.1 邏輯函式的標準形式 28
2.3.2 邏輯函式的代數化簡法 34
2.3.3 卡諾圖化簡法 36
2.3.4 邏輯函式的列表化簡法* 43
習題 47
第3章 邏輯門電路 49
3.1 概述 49
3.2 門電路邏輯符號及其外部特性 49
3.2.1 簡單邏輯門電路 49
3.2.2 複合邏輯門電路 51
3.2.3 正負邏輯問題 53
3.3 典型邏輯門電路及其主要技術參數 55
3.3.1 二極體門電路 57
3.3.2 三極體邏輯非門 59
3.3.3 TTL集成邏輯門 61
3.3.4 三態輸出門（TS門） 70
3.3.5 MOS邏輯門 72
習題 80
第4章 組合邏輯電路 87
4.1 概述 87
4.1.1 什麼是組合邏輯電路 87
4.1.2 組合邏輯電路邏輯功能的描述 87
4.2 組合邏輯電路的分析方法 87
4.2.1 組合邏輯電路一般分析方法 88
4.2.2 組合電路分析舉例 88
4.3 常用組合邏輯電路 89
4.3.1 加法器 89
4.3.2 編碼器 91
4.3.3 解碼器 95
4.3.4 數據選擇器 103
4.3.5 數值比較器 105
4.4 組合邏輯電路的設計 109
4.4.1 採用小規模集成器件設計組合邏輯電路 109
4.4.2 採用中規模集成器件實現組合邏輯電路 118
4.5 組合邏輯電路的競爭-冒險 122
4.5.1 競爭-冒險的成因 122
4.5.2 判斷是否存在冒險的方法 123
4.5.3 消除競爭冒險的措施 125
習題 125
第5章 觸發器 130
5.1 概述 130
5.2 RS觸發器 130
5.2.1 基本RS觸發器 130
5.2.2 時鐘控制RS觸發器 133
5.2.3 主從RS觸發器 134
5.2.4 集成RS觸發器 136
5.2.5 基本RS觸發器的簡單套用 137
5.3 J K觸發器 138
5.3.1 鐘控JK觸發器電路結構與工作原理 138
5.3.2 主從JK觸發器 140
5.3.3 主從JK觸發器的一次翻轉現象 141
5.3.4 邊沿JK觸發器動作特點 142
5.4 D觸發器 145
5.4.1 D觸發器的電路結構與工作原理 145
5.4.2 邊沿D觸發器 146
5.5 T觸發器 149
5.6 各類觸發器的轉換 149
5.6.1 JK觸發器轉換為其他觸發器 150
5.6.2 D觸發器轉換為其他
觸發器 151
習題 152
第6章 時序邏輯電路 156
6.1 概述 156
6.2 同步時序邏輯電路分析 157
6.2.1 同步時序邏輯電路的分析方法 157
6.2.2 同步時序邏輯電路的分析舉例 157
6.3 常用同步時序邏輯電路 162
6.3.1 暫存器 162
6.3.2 計數器 167
6.4 同步時序邏輯電路的設計 177
6.4.1 設計方法 177
6.4.2 設計舉例 179
6.5 中規模同步時序邏輯電路的分析和設計 188
6.5.1 中規模同步時序邏輯電路的分析 188
6.5.2 中規模同步時序邏輯電路的設計 193
6.6 異步時序邏輯電路 196
6.6.1 脈衝異步時序邏輯電路 196
6.6.2 電平異步時序邏輯電路分析 201
習題 203
第7章 脈衝波形的產生與整形 207
7.1 概述 207
7.1.1 脈衝信號的特點 207
7.1.2 脈衝產生與整形電路的基本分析方法 207
7.2 單穩態觸發器 208
7.2.1 用門電路構成的單穩態觸發器 208
7.2.2 集成單穩態觸發器 210
7.2.3 套用舉例 212
7.3 多諧振盪器 213
7.3.1 用門電路構成多諧振盪器 213
7.3.2 石英晶體多諧振盪器 214
7.3.3 套用舉例 215
7.4 施密特觸發器 215
7.4.1 用門電路構成的施密特觸發器 216
7.4.2 集成施密特觸發器 217
7.4.3 主要套用 218
7.5 555定時電路及其套用 219
7.5.1 555定時器的內部電路結構與工作原理 219
7.5.2 555定時器構成單穩態觸發器 220
7.5.3 555定時器構成施密特觸發器 222
7.5.4 555定時器構成多諧振盪器 224
習題 227
第8章 半導體存儲器 229
8.1 概述 229
8.1.1 半導體存儲器的特點與技術指標 229
8.1.2 半導體存儲器的分類 230
8.2 唯讀存儲器（ROM） 231
8.2.1 ROM晶片基本結構和工作原理 231
8.2.2 各類ROM的存儲單元結構及編程原理 232
8.3 隨機存取存儲器（RAM） 236
8.3.1 RAM的基本結構和工作原理 236
8.3.2 RAM的存儲單元 237
8.3.3 RAM存儲容量的擴展 238
習題 240
第9章 基於可程式邏輯器件的現代數字系統設計 241
9.1 概述 241
9.1.1 傳統數字系統設計方法存在的問題 241
9.1.2 基於PLD的現代數字系統設計流程 242
9.1.3 傳統與現代數字系統設計方法比較 243
9.2 可程式邏輯器件 243
9.2.1 PLD電路簡介 243
9.2.2 通用陣列邏輯GAL 246
9.2.3 複雜可程式邏輯器件CPLD 248
9.2.4 現場可程式門陣列FPGA 249
9.2.5 PLD的編程與配置 252
9.3 Quartus II使用方法 255
9.3.1 Quartus II簡介 255
9.3.2 原理圖輸入設計 256
9.3.3 HDL輸入設計 265
9.3.4 原理圖與HDL混合輸入設計 267
9.4 數字電路的VHDL設計 268
9.4.1 VHDL語法概要 268
9.4.2 組合電路的VHDL設計 299
9.4.3 時序電路的VHDL設計 304
9.4.4 存儲器的VHDL設計 311
習題 314
第10章 D/A和A/D轉換器及套用 316
10.1 概述 316
10.2 D/A轉換器 316
10.2.1 權電阻網路D/A轉換器 316
10.2.2 倒T型電阻網路D/A轉換器 318
10.2.3 D/A轉換器的主要技術參數 319
10.2.4 常用D/A轉換器件及套用 321
10.3 A/D轉換器 325
10.3.1 A/D轉換原理 325
10.3.2 並聯比較型A/D轉換器 327
10.3.3 反饋比較型A/D轉換器 328
10.3.4 雙積分型A/D轉換器 329
10.3.5 A/D轉換器的主要技術參數 331
10.3.6 常用A/D器件及套用 331
習題 334
第11章 數字系統綜合設計 335
11.1 8位10進制頻率計設計 335
11.1.1 測頻原理 335
11.1.2 時序控制電路設計 336
11.1.3 8位10進制計數器設計 337
11.1.4 8位數碼管顯示驅動電路設計 339
11.1.5 整體電路設計與測試 341
11.2 簡易正弦信號發生器設計 342
11.2.1 設計原理 342
11.2.2 定製ROM及其初始化 342
11.2.3 地址發生器設計 345
