時序電路是計算機及其它電子系統中常用的一種電路。它和組合電路是完全不同的兩種類型電路。時序電路分為兩大類：同步時序邏輯電路和異步時序邏輯電路。在同步時序邏輯電路中有一個公共的時鐘信號，電路中各記憶元件受它統一控制，只有在該時鐘信號到來時，記憶元件的狀態才能發生變化，從而使時序電路的輸出發生變化，而且每來一個時鐘信號，記憶元件的狀態和電路輸出狀態才能改變一次。
基本介紹
- 中文名：同步時序邏輯電路
- 性質：定義
- 類型：工科
- 逆過程：電路分析
同步時序邏輯電路的設計方法,介紹,描述同步時序邏輯電路的方法,同步時序邏輯電路的存儲器件——觸發器,
同步時序邏輯電路的設計方法
時序邏輯電路中最常見的是暫存器、移位暫存器、計數器、順序脈衝發生器和序列信號發生器，時序邏輯電路的設計方法是建立在組合邏輯電路漫計方法的基礎之上的。在設計時序邏輯電路時，要求設計者根據給出的具體邏輯問題，求出實現這一邏輯功能的邏輯電路。所得到的設計結果力求簡單。
當選用小規模積體電路做設計時，電路最簡的標準是所用的觸發器和門電路的數目最少，而且觸發器和門電路的輸入端數目也最少；而當使用中、大規模積體電路時，電路最簡的標準則是使用的積體電路數目最少，種類最少，而且互相間的連線也最少。
設計同步時序邏輯電路時，一般按如下步驟進行：
1．邏輯抽象，得出電路的狀態轉換圖或狀態轉換表；
A．進行邏輯定義，即確定輸入變數、輸出變數以及電路的狀態數，通常取事件原因做輸入變數，取事件結果做輸出變數；
B．定義輸入、輸出邏輯狀態和每個電路狀態的含意，並將電路狀態順序編號；
C．按照題意列出電路的狀態轉換表或畫出電路的狀態轉換圖；
2．狀態化簡
若兩個電路狀態在相同的輸入下有相同的輸出，並且轉換到同樣一個次態去，則稱這兩個狀態為等價狀態。顯然等價狀態是可以合併成為一個。電路的狀態數越少，設計出來的電路也越簡單。
3．狀態分配
首先，確定觸發器的數目n，因為13個觸發器有2“種狀態組合，所以為獲得時序電路所需的M個狀態，必須使
。其次，要給每個電路狀態規定對應的觸發器狀態組合。每組觸發器的組合都是一組二值代碼。若設計的電路有3個狀態，我們可選擇兩個觸發器作為電路的核心，因為兩個觸發器的輸出狀態為4個兩位的二值代碼：00、01、10、11，而電路只有3個狀態，只要用其中的任何三種來代替即可。如果編碼的方案選擇得當，設計結果可以很簡單，反之，編碼方案選擇得不好，設計出來的電路就會複雜的多。
4．選定觸發器的類型
求出電路的狀態方程、驅動方程和輸出方程電路的狀態方程為觸發器輸出狀態即
與電路的初態
、輸入變數一起滿足一定的邏輯函式關係。根據狀態轉換圖和選定的狀態編碼，觸發器的類型，就要姒寫出電路的狀態方程、驅動方程和輸出方程了。
介紹
同步時序電路中所有存儲元件都在時鐘脈衝CP的統一控制下，用觸發器作為存儲元件。幾乎所有的時序邏輯都是“同步邏輯”：有一個“時鐘”信號，所有的內部記憶體（'內部狀態'）只會在時鐘的邊沿時候改變。在時序邏輯中最基本的儲存元件是觸發器。
同步邏輯最主要的優點是它很簡單。每一個電路里的運算必須要在時鐘的兩個脈衝之間固定的間隔內完成，稱為一個 '時鐘周期'。只有在這個條件滿足下（不考慮其他的某些細節），電路才能保證是可靠的。
同步邏輯也有兩個主要的缺點：
描述同步時序邏輯電路的方法
- 特性表
- 特性方程
- 狀態表
- 激勵表
同步時序邏輯電路的存儲器件——觸發器
觸發器是一種具有記憶能力、構成時序邏輯的基本單元電路。一個觸發器能“存儲”一位二進制數字信息：“0”或“1”。
- 一個觸發器有兩個穩定狀態：
- “0”狀態：Q=0，=1；
- “1”狀態：Q=1，=0。
觸發器（FF）應具有以下功能：
- 在新數據輸入之前（無觸發信號）時，觸發器一直保持原來的狀態（原數據）不變。
- 輸入信號觸發下，它能從一種狀態轉換為另一種狀態。即：FF能夠“接收”“保持”並“輸出”數字信息。
觸發器（FF）的分類：
