數字邏輯電路設計(第三版)

《數字邏輯電路設計(第三版)》是2015年清華大學出版社出版的圖書,作者是鮑可進、趙念強、趙不賄。

基本介紹

  • 書名:數字邏輯電路設計(第三版)
  • 作者:鮑可進、趙念強、趙不賄
  • ISBN:9787302409854
  • 定價:45元
  • 出版社:清華大學出版社
  • 出版時間:2015年9月1日
內容簡介,圖書目錄,

內容簡介

本書共分7章,按循序漸進的原則,前面5章主要是講述數字電路的基礎知識及邏輯電路設計的基本方法、介紹硬體描述語言的描述方法,這是學習數字邏輯電路課程必需的知識,也是學習可程式器件及EDA技術的基礎。在這個基礎上第6章、第7章主要討論大規模積體電路、可程式邏輯器件(PLD),在系統可程式技術(ISP)、現場可程式門陣列(FPGA),重點放在講述這些器件的基本結構及利用它們設計邏輯電路及系統的基本原理和方法。為方便讀者學習,每章附有小結與思考題。
本書從數字電路的基礎知識出發,介紹數制和編碼、邏輯代數、門電路、組合邏輯、觸發器、時序邏輯、硬體描述語言(VHDL)、可程式器件(PLD、CPLD、HDPLD、FPGA)、在系統編程技術(ISP)及EDA技術的設計思想等內容。
本書採用VHDL(硬體描述語言)來描述電路的設計,每章末有小結並附有一定數量的習題與思考題,提供全部內容的PPT教案。
本書可作為高等院校計算機、通信、電子信息、自動化等專業的“數字邏輯”課程的教材,也可作為相關技術人員的參考書。

圖書目錄

第1章數字系統與編碼
1.1數字系統中的進位制
1.1.1數制
1.1.2數制轉換
1.2數字系統中的編碼
1.2.1帶符號數的代碼表示
1.2.2十進制數的二進制編碼
1.2.3可靠性編碼
1.2.4字元編碼
1.3小結
1.4習題與思考題
第2章門電路
2.1數位訊號基礎
2.1.1脈衝信號
2.1.2邏輯電平與正、負邏輯
2.2半導體器件的開關特性
2.2.1二極體的開關特性
2.2.2三極體的開關特性
2.2.3MOS管的開關特性
2.3基本邏輯門電路
2.3.1與門、或門和非門
2.3.2複合門
2.3.3三態門與傳輸門
2.4TTL集成門電路
2.4.1數字積體電路的分類
2.4.2TTL與非門
2.4.3集電極開路的與非門
2.4.4TTL門電路使用注意事項
2.5CMOS集成門電路
2.5.1CMOS非門
2.5.2CMOS與非門
2.5.3CMOS或非門
2.5.4CMOS三態門
2.5.5CMOS門電路的特點與使用注意事項
2.6TTL電路與CMOS電路之間的接口電路
2.6.1三極體組成的接口電路
2.6.2其他接口電路
2.7小結
2.8習題與思考題
第3章組合邏輯的分析與設計
3.1邏輯代數基礎
3.1.1邏輯變數及基本邏輯運算
3.1.2邏輯代數的基本公式、定理與規則
3.1.3邏輯函式及其表達式
3.2邏輯函式的化簡
3.2.1代數化簡法
3.2.2卡諾圖化簡法
3.2.3列表化簡法
3.2.4邏輯函式化簡中兩個實際問題
3.3組合邏輯電路的分析
3.3.1組合邏輯電路分析的一般方法
3.3.2組合邏輯電路分析舉例
3.4組合邏輯電路的設計
3.4.1組合邏輯電路設計的一般方法
3.4.2組合邏輯電路設計中應考慮的問題
3.5VHDL描述基礎
3.5.1VHDL概述
3.5.2VHDL描述的基本結構
3.5.3VHDL的標識符和保留字
3.6組合邏輯電路設計舉例
3.6.1半加器和全加器的設計
3.6.2BCD碼編碼器和七段顯示解碼器的設計
3.6.3代碼轉換器的設計
3.7組合邏輯電路中的競爭與險象
3.7.1競爭與險象的產生
3.7.2險象的分類
3.7.3險象的判斷
3.7.4險象的消除
3.8小結
3.9習題與思考題
第4章觸發器
4.1雙穩態觸發器
4.1.1RS觸發器
4.1.2JK觸發器
4.1.3D觸發器
4.1.4T觸發器
4.1.5觸發器的時間參數
4.2單穩態觸發器
4.3多諧振盪器
4.3.1RC環形多諧振盪器
4.3.2石英晶體構成的多諧振盪器
4.4施密特觸發器
4.5小結
4.6習題與思考題
第5章時序邏輯的分析與設計
5.1時序邏輯電路的結構與類型
5.1.1Mealy型電路
5.1.2Moore型電路
5.2同步時序邏輯電路的分析
5.2.1同步時序邏輯電路的分析方法
5.2.2常用同步時序邏輯電路
5.3同步時序邏輯電路的設計
5.3.1建立原始狀態表
5.3.2狀態表的化簡
5.3.3狀態分配
5.3.4求激勵函式和輸出函式
5.4VHDL時序電路設計特點
5.4.1電路的時鐘控制
5.4.2狀態圖的VHDL描述
5.5同步時序邏輯電路設計舉例
5.6異步時序電路
5.6.1脈衝異步時序邏輯電路的分析
5.6.2脈衝異步時序邏輯電路的設計
5.7小結
5.8習題與思考題
第6章積體電路的邏輯設計與可程式邏輯器件
6.1常用中規模通用積體電路
6.1.1二進制並行加法器
6.1.2解碼器和編碼器
6.1.3多路選擇器和多路分配器
6.1.4數值比較器
6.1.5奇偶發生/校驗器
6.2半導體存儲器
6.2.1概述
6.2.2隨機讀寫存儲器
6.2.3隻讀存儲器
6.3可程式邏輯器件
6.3.1PLD概述
6.3.2可程式唯讀存儲器
6.3.3可程式邏輯陣列
6.3.4可程式陣列邏輯
6.3.5通用陣列邏輯
6.4小結
6.5習題與思考題
第7章高密度可程式器件
7.1在系統可程式技術
7.2ISP器件的結構與原理
7.3在系統編程原理
7.3.1ISP器件編程元件的物理布局
7.3.2ISP編程接口
7.3.3ISP器件的編程方式
7.4FPGA器件
7.4.1FPGA的基本結構
7.4.2FPGA開發流程
7.4.3Altera低成本FPGA
7.4.4Xilinx XC4000系列FPGA
7.4.5XC4000系列FPGA的配置模式
7.5基於可程式器件的電路設計實例分析
7.5.1系統基本功能介紹
7.5.2系統設計框圖
7.5.3系統功能分析
7.5.4系統實現過程
7.6小結
7.7習題與思考題
附錄AVHDL基本語句及設計實例
A.1順序語句
A.2並行語句
A.3屬性描述與定義語句
A.4觸發器的VHDL描述
A.5CPU基本部件設計舉例
參考文獻

相關詞條

熱門詞條

聯絡我們