《數字邏輯電路基礎》是2010年電子工業出版社出版的圖書，作者是江國強。
《數字邏輯電路基礎》共10章，包括數制與編碼、邏輯代數、門電路、組合邏輯電路、觸發器、時序邏輯電路、脈衝單元電路、數模和模數轉換、半導體存儲器和可程式邏輯器件，各章後附有思考題和習題。
《數字邏輯電路基礎》是結合傳統數字設計技術與最新數字設計技術編寫的，書中保留了傳統的卡諾圖的邏輯化簡手段、布爾方程表達式設計方法和相應的中小規模積體電路的堆砌技術等方面內容，新增了以硬體描述語言（HDL）、可程式邏輯器件（PLD）的現代數字電路設計技術方面的內容。書中列舉了大量的基於HDL的門電路、觸發器、組合邏輯電路、時序邏輯電路、半導體存儲器和數字系統設計的實例，供讀者參考。每個設計實例都經過了電子設計自動化（EDA）軟體的編譯和仿真，確保無誤。
基本介紹
內容簡介,目錄,
內容簡介
本教材圖文並茂、通俗易懂，並配有電子課件和習題與實驗輔導教材，可作為高等學校工科有關專業的教材和相關工程技術人員的參考書。
目錄
第1章 數制與編碼 （1）
1.1 概述 （1）
1.1.1 模擬電子技術和數字電子技術 （1）
1.1.2 脈衝信號和數位訊號 （1）
1.1.3 數字電路的特點 （2）
1.2 數制及其轉換 （2）
1.3 編碼 （5）
1.3.1 二-十進制編碼 （5）
1.3.2 字元編碼 （6）
本章小結 （7）
思考題和習題 （7）
第2章 邏輯代數和硬體描述語言基礎 （9）
2.1 邏輯代數基本概念 （9）
2.1.1 邏輯常量和邏輯變數 （9）
2.1.2 基本邏輯和複合邏輯 （9）
2.1.3 邏輯函式的表示方法 （13）
2.1.4 邏輯函式的相等 （15）
2.2 邏輯代數的運算法則 （16）
2.2.1 邏輯代數的基本公式 （16）
2.2.2 邏輯代數的基本定理 （16）
2.2.3 邏輯代數的常用公式 （17）
2.2.4 異或運算公式 （19）
2.3 邏輯函式的表達式 （19）
2.3.1 邏輯函式常用表達式 （19）
2.3.2 邏輯函式的標準表達式 （20）
2.4 邏輯函式的簡化法 （22）
2.4.1 邏輯函式簡化的意義 （22）
2.4.2 邏輯函式的公式簡化法 （23）
2.4.3 邏輯函式的卡諾圖簡化法 （24）
2.5 Verilog HDL基礎 （28）
2.5.1 Verilog HDL設計模組的基本結構 （29）
2.5.2 Verilog HDL的詞法 （30）
2.5.3 Verilog HDL的語句 （36）
2.5.4 不同抽象級別的Verilog HDL模型 （41）
本章小結 （42）
思考題和習題 （43）
第3章 門電路 （45）
3.1 概述 （45）
3.2 晶體二極體和三極體的開關特性 （46）
3.2.1 晶體二極體的開關特性 （46）
3.2.2 晶體三極體的開關特性 （50）
3.3 分立元件門 （54）
3.3.1 二極體與門 （54）
3.3.2 二極體或門 （55）
3.3.3 三極體非門 （56）
3.3.4 複合邏輯門 （56）
3.3.5 正邏輯和負邏輯 （58）
3.4 TTL集成門 （58）
3.4.1 TTL集成與非門 （59）
3.4.2 TTL與非門的外部特性 （60）
3.4.3 TTL與非門的主要參數 （64）
3.4.4 TTL與非門的改進電路 （65）
3.4.5 TTL其他類型的積體電路 （66）
3.4.6 TTL積體電路多餘輸入端的處理 （68）
3.4.7 TTL電路的系列產品 （69）
3.5 其他類型的雙極型積體電路 （69）
3.5.1 ECL電路 （69）
3.5.2 I2L電路 （70）
3.6 MOS集成門 （70）
3.6.1 MOS管 （70）
3.6.2 MOS反相器 （72）
3.6.3 MOS門 （74）
3.6.4 CMOS門的外部特性 （77）
3.7 基於Verilog HDL的門電路設計 （78）
3.7.1 用assign語句建模方法實現門電路的描述 （79）
3.7.2 用門級元件例化建模方式來描述門電路 （80）
本章小結 （81）
思考題和習題 （81）
第4章 組合邏輯電路 （85）
4.1 概述 （85）
4.1.1 組合邏輯電路的結構和特點 （85）
4.1.2 組合邏輯電路的分析方法 （85）
4.1.3 組合邏輯電路的設計方法 （86）
4.2 若干常用的組合邏輯電路 （90）
4.2.1 算術運算電路 （90）
4.2.2 編碼器 （92）
4.2.3 解碼器 （94）
4.2.4 數據選擇器 （98）
4.2.5 數值比較器 （101）
4.2.6 奇偶校驗器 （102）
4.3 組合邏輯電路設計 （104）
4.3.1 採用中規模集成部件實現組合邏輯電路 （104）
4.3.2 基於Verilog HDL的組合邏輯電路的設計 （109）
4.4 組合邏輯電路的競爭-冒險現象 （119）
本章小結 （121）
思考題和習題 （121）
第5章 觸發器 （125）
5.1 概述 （125）
5.2 基本RS觸發器 （125）
5.2.1 由與非門構成的基本RS觸發器 （126）
5.2.2 由或非門構成的基本RS觸發器 （127）
5.3 鐘控觸發器 （129）
5.4 集成觸發器 （133）
5.4.1 主從JK觸發器 （133）
5.4.2 邊沿JK觸發器 （135）
5.4.3 維持-阻塞結構集成觸發器 （136）
5.5 觸發器之間的轉換 （137）
5.6 基於Verilog HDL的觸發器設計 （139）
5.6.1 基本RS觸發器的設計 （139）
5.6.2 D鎖存器的設計 （140）
5.6.3 D觸發器的設計 （141）
5.6.4 JK觸發器的設計 （142）
本章小結 （143）
思考題和習題 （143）
第6章 時序邏輯電路 （146）
6.1 概述 （146）
6.2 暫存器和移位暫存器 （149）
6.2.1 暫存器 （149）
6.2.2 移位暫存器 （149）
6.2.3 集成移位暫存器 （151）
6.3 計數器 （153）
6.3.1 同步計數器的分析 （153）
6.3.2 異步計數器的分析 （156）
6.3.3 集成計數器 （160）
6.4 時序邏輯電路的設計 （163）
6.4.1 同步計數器的設計 （164）
6.4.2 異步計數器的設計 （167）
6.4.3 移存型計數器的設計 （170）
6.4.4 一般同步時序邏輯電路的設計 （173）
6.5 基於Verilog HDL的時序邏輯電路的設計 （175）
6.5.1 數碼暫存器的設計 （175）
6.5.2 移位暫存器的設計 （177）
6.5.3 計數器的設計 （178）
6.5.4 順序脈衝發生器的設計 （181）
6.5.5 序列信號發生器的設計 （182）
6.5.6 序列信號檢測器的設計 （184）
本章小結 （184）
思考題和習題 （185）
第7章 脈衝單元電路 （188）
7.1 概述 （188）
7.1.1 脈衝單元電路的分類、結構和波形參數 （188）
7.1.2 脈衝波形參數的分析方法 （189）
7.1.3 555定時器 （189）
7.2 施密特觸發器 （191）
7.2.1 用555定時器構成施密特觸發器 （191）
7.2.2 集成施密特觸發器 （193）
7.3 單穩態觸發器 （194）
7.3.1 用555定時器構成單穩態觸發器 （194）
7.3.2 集成單穩態觸發器 （195）
7.4 多諧振盪器 （198）
7.4.1 用555定時器構成多諧振盪器 （198）
7.4.2 用門電路構成多諧振盪器 （200）
7.4.3 石英晶體振盪器 （201）
7.4.4 用施密特電路構成多諧振盪器 （201）
本章小結 （202）
思考題和習題 （202）
第8章 數模和模數轉換 （204）
……
第9章 半導體存儲器
第10章 可程式邏輯器件
附錄A 國產半導體積體電路型號命名法（GB3430-82）
參考文獻
