數字邏輯電路與系統設計

數字邏輯電路與系統設計

《數字邏輯電路與系統設計》是2008年07月電子工業出版社出版的圖書,作者是蔣立平

基本介紹

  • 書名:數字邏輯電路與系統設計
  • 作者蔣立平
  • ISBN:9787121063794
  • 定價:29.80 元
  • 出版社: 電子工業出版社
  • 出版時間:2008年07月
  • 開本:16開
內容簡介,圖書目錄,

內容簡介

本教材是江蘇省高等學校精品教材立項研究項目。本書是根據原國家教育委員會批准的電子技術基礎課程的基本要求編寫的。
教材系統地介紹了數字邏輯電路的基本概念、基本理論、基本方法以及常用數字邏輯部件的功能和套用。主要內容包括:數字邏輯基礎、邏輯門電路、組合邏輯電路、常用組合邏輯功能器件、時序邏輯電路、常用時序邏輯功能器件、半導體存儲器和可程式邏輯器件、脈衝信號的產生與整形、數模和模數轉換。本教材將硬體描述語言的介紹滲透到了各個章節。本教材理論聯繫實際、循序漸進、便於教學。全書敘述簡明,概念清楚;知識結構合理,重點突出;深入淺出,通俗易懂,圖文並茂;例題、習題豐富,各章還配有複習思考題。

圖書目錄

緒論
第1章 數字邏輯基礎
1.1 數制與數制轉換
1.1.1 十進制
1.1.2 二進制
1.1.3 十六進制和八進制
1.1.4 二進制數與十進制數之間的轉換
1.1.5 二進制數與十六進制數及八進制數之間的轉換
1.2 幾種簡單的編碼
1.2.1 二-十進制(BCD碼)
1.2.2 格雷碼
1.2.3 奇偶校驗碼
1.2.4 字元數字碼
1.3 算術運算
1.4 邏輯代數中的邏輯運算
1.4.1 基本邏輯運算
1.4.2 複合邏輯運算
1.4.3 正邏輯與負邏輯
1.5 邏輯代數的基本定律和規則
1.6 邏輯函式的標準形式
1.6.1 常用的邏輯函式式
1.6.2 函式的與或式和或與式
1.6.3 最小項和最大項
1.6.4 邏輯函式的標準與或式和標準或與式
1.7 邏輯函式式與真值表
1.8 邏輯函式的化簡
1.8.1 公式化簡法
1.8.2 卡諾圖化簡法
1.8.3 不完全確定的邏輯函式及其化簡
1.8.4 邏輯函式式化簡為其他形式
1.8.5 奎恩—麥克拉斯基化簡法
1.8.6 多輸出邏輯函式的化簡
複習思考題
習題
第2章 邏輯門電路
2.1 電晶體的開關特性
2.2 分立元件門電路
2.3 TTL門電路
2.3.1 TTL與非門的電路結構
2.3.2 TTL與非門的電壓傳輸特性
2.3.3 TTL與非門靜態輸入特性與輸出特性
2.3.4 TTL與非門的動態特性
2.3.5 其他類型的TTL門電路
2.3.6 TTL數字積體電路
2.4 其他類型雙極型數字積體電路
2.4.1 ECL門電路
2.4.2 I2L電路
2.5 CMOS門電路
2.5.1 CMOS反相器的電路結構
2.5.2 CMOS反相器的電壓傳輸特性和電流傳輸特性
2.5.3 CMOS反相器的靜態輸入特性和輸出特性
2.5.4 CMOS反相器的動態特性
2.5.5 其他類型的CMOS門電路
2.5.6 CMOS數字積體電路
2.5.7 CMOS積體電路的主要特點和使用注意事項
2.6 其他類型的MOS數字積體電路
2.6.1 PMOS門電路
2.6.2 NMOS門電路
2.6.3 E2CMOS電路
2.7 Bi-CMOS電路
2.8 TTL與CMOS電路的接口
複習思考題
習題
第3章 組合邏輯電路
3.1 概述
3.2 組合邏輯電路的分析
3.3 組合邏輯電路的設計
3.4 組合邏輯電路中的冒險
3.4.1 功能冒險與消除方法
3.4.2 邏輯冒險與消除方法
3.5 可程式邏輯器件和VHDL概述
3.5.1 VHDL基本結構
3.5.2 VHDL中的中間信號
3.5.3 VHDL描述邏輯電路的進程形式
複習思考題
習題
VHDL編程設計題
第4章 常用組合邏輯功能器件
4.1 自頂向下的模組化設計方法
4.2 編碼器
4.2.1 二進制編碼器
4.2.2 二-十進制編碼器
4.2.3 通用編碼器積體電路
4.2.4 編碼器套用舉例
4.2.5 編碼器的VHDL描述
4.3 解碼器/數據分配器
4.3.1 二進制解碼器
4.3.2 二-十進制解碼器
4.3.3 通用解碼器積體電路
4.3.4 數據分配器
4.3.5 顯示解碼器
4.3.6 解碼器套用舉例
4.3.7 解碼器的VHDL描述
4.4 數據選擇器
4.4.1 數據選擇器的電路結構
4.4.2 通用數據選擇器積體電路
4.4.3 數據選擇器套用舉例
4.4.4 數據選擇器的VHDL描述
4.5 算術運算電路
4.5.1 基本加法器
4.5.2 高速加法器
4.5.3 通用加法器積體電路
4.5.4 加法器套用舉例
4.5.5 加法器電路的VHDL描述
4.6 數值比較器
4.7 代碼轉換器
4.7.1 BCD-二進制碼轉換器
4.7.2 通用BCD-二進制和二進制-BCD碼轉換器積體電路
4.7.3 代碼轉換電路的VHDL描述
4.8 數字系統設計舉例——算術邏輯單元
複習思考題
習題
VHDL編程設計題
第5章 時序邏輯電路
5.1 概述
5.2 鎖存器
5.2.1 普通鎖存器
5.2.2 門控鎖存器
5.3 觸發器
5.3.1 主從觸發器
5.3.2 邊沿觸發器
5.4 觸發器使用中的幾個問題
5.4.1 觸發器邏輯功能的轉換
5.4.2 觸發器的脈衝工作特性
5.4.3 觸發器的合理選用及使用注意事項
5.5 觸發器套用舉例
5.6 時序邏輯電路的分析與設計
5.6.1 同步時序邏輯電路的分析
5.6.2 異步時序邏輯電路的分析
5.6.3 同步時序邏輯電路的設計
5.6.4 有限狀態機的VHDL描述
5.7 時序邏輯電路中的冒險
5.7.1 異步時序邏輯電路中的冒險
5.7.2 同步時序邏輯電路中的冒險
5.7.3 消除時序邏輯電路冒險的方法
複習思考題
習題
VHDL編程設計題
第6章 常用時序邏輯功能器件
6.1 計數器
6.1.1 異步計數器
6.1.2 同步計數器
6.1.3 計數器套用
6.1.4 計數器的VHDL描述
6.2 暫存器和移位暫存器
6.2.1 暫存器
6.2.2 移位暫存器
6.2.3 移位暫存器套用舉例
6.2.4 移位暫存器型計數器
6.2.5 移位暫存器的VHDL描述
複習思考題
習題
VHDL編程設計題
第7章 半導體存儲器和可程式邏輯器件
7.1 概述
7.2 半導體存儲器
7.2.1 半導體存儲器概述
7.2.2 唯讀存儲器(ROM)
7.2.3 隨機存取存儲器(RAM)
7.3 可程式邏輯器件(PLD)
7.3.1 PLD概述
7.3.2 可程式陣列邏輯(PAL)
7.3.3 通用陣列邏輯(GAL)
7.3.4 複雜的可程式邏輯器件(CPLD)
7.3.5 現場可程式門陣列(FPGA)
7.3.6 PLD的開發過程
複習思考題
習題
第8章 脈衝信號的產生與整形
8.1 555集成定時器
8.2 施密特觸發電路
8.3 單穩態觸發電路
8.3.1 用555定時器構成單穩態觸發電路
8.3.2 用施密特觸發電路構成單穩態觸發電路
8.3.3 集成單穩態觸發電路
8.3.4 單穩態觸發電路的套用
8.3.5 單穩態觸發電路的VHIDL描述
8.4 多諧振盪器
8.4.1 用555定時器構成多諧振盪器
8.4.2 用施密特觸發電路構成多諧振盪器
8.4.3 石英晶體多諧振盪器
複習思考題
習題
第9章 數模和模數轉換
9.1 D/A轉換器
9.1.1 D/A轉換器的基本原理
9.1.2 權電阻網路D/A轉換器
9.1.3 倒T形電阻網路D/A轉換器
9.1.4 集成D/A轉換器及主要技術參數
9.2 A/D轉換器
9.2.1 A/D轉換器的基本原理
9.2.2 逐次逼近型A/D轉換器
9.2.3 雙積分型A/D轉換器
9.2.4 集成A/D轉換器及主要技術參數
複習思考題
習題
參考文獻

相關詞條

熱門詞條

聯絡我們