邊界掃描

邊界掃描（Boundary Scan）測試發展於上個世紀90年代，隨著大規模積體電路的出現，印製電路板製造工藝向小，微，薄發展，傳統的ICT 測試已經沒有辦法滿足這類產品的測試要求。由於晶片的引腳多，元器件體積小，板的密度特別大，根本沒有辦法進行下探針測試。一種新的測試技術產生了，聯合測試行為組織（Joint Test Action Group）簡稱JTAG 定義這種新的測試方法即邊界掃描測試。

基本介紹

• 中文名：邊界掃描
• 外文名：Boundary Scan
• 時間：20世紀80年代中期

簡介

在現代電子套用系統中 ，印刷電路板越來越複雜多層板的設計越來越普遍，大量使用各種表貼元件和B GA (ball grid array) 封裝元件，元器件的管腳數和管腳密度不斷提高，使用萬用表、示波器測試晶片的傳統“探針”方法已不能滿足要求。在這種背景下，早在 20 世紀 80 年代，聯合測試行動組(joint testaction group，簡稱 J TA G) 起草了邊界掃描測試( boundary2scan testing ，簡 寫 BST) 規 范，後 來 在1990 年被批准為 IEEE 標準 1149. 121990 規定，簡稱JTAG標準。該標準規定了進行邊界掃描測試所需要的硬體和軟體。自從1990 年批准後，IEEE 分別於1993 年和1995 年對該標準作了補充，形成了現在使用的IEEE1149.1a-1993 和IEEE1149.1b-1994。JTAG 主要套用於：電路的邊界掃描測試和可程式晶片的線上系統編程。

邊界掃描測試有兩大優點 :一個是方便晶片的故障定位，迅速準確地測試兩個晶片管腳的連線是否可靠，提高測試檢驗效率；另一個是，具有 JTAG接口的晶片，內置一些預先定義好的功能模式，通過邊界掃描通道來使晶片處於某個特定的功能模式，以提高系統控制的靈活性和方便系統設計。

現在，所有複雜的 IC 晶片幾乎都具有JTAG控制接口，JTAG控制邏輯簡單方便，易於實現。

發展歷史

1990年JTAG正式由IEEE的1149.1-1990號文檔標準化，在1994年，加入了補充文檔對邊界掃描描述語言（BSDL）進行了說明。從那時開始，這個標準被全球的電子企業廣泛採用。邊界掃描幾乎成為了JTAG的同義詞。

在設計印刷電路版時, 目前最主要用在測試積體電路的副區塊，而且也提供一個在嵌入式系統很有用的除錯機制，提供一個在系統中方便的"後門"。當使用一些除錯工具像電路內模擬器用JTAG當做訊號傳輸的機制，使得程式設計師可以經由JTAG去讀取整合在CPU上的除錯模組。除錯模組可以讓程式設計師除錯嵌入式系統中的軟體 。

邊掃描測試是在20世紀80年代中期做為解決PCB物理訪問問題的JTAG接口發展起來的，這樣的問題是新的封裝技術導致電路板裝配日益擁擠所產生的。邊界掃描在晶片級層次上嵌入測試電路，以形成全面的電路板級測試協定。利用邊界掃描－－自1990年以來的行業標準IEEE 1149.1－－您甚至能夠對最複雜的裝配進行測試、調試和在系統設備編程，並且診斷出硬體問題。

優勢

通過提供對掃描鏈的IO的訪問，可以消除或極大地減少對電路板上物理測試點的需要，這就會顯著節約成本，因為電路板布局更簡單、測試夾具更廉價、電路中的測試系統耗時更少、標準接口的使用增加、上市時間更快。除了可以進行電路板測試之外，邊界掃描允許在PCB貼片之後，在電路板上對幾乎所有類型的CPLD和快閃記憶體進行編程，無論尺寸或封裝類型如何。在系統編程可通過降低設備處理、簡化庫存管理和在電路板生產線上集成編程步驟來節約成本並提高產量。

原理

邊界掃描測試是通過在晶片的每個 I/ O腳附加一個邊界掃描單元 (BSC ,boundary scan cell) 以及一些附加的測試控制邏輯實現的，BSC 主要是由暫存器組成的。每個 I/ O 管腳都有一個 BSC，每個BSC 有兩個數據通道 ：一個是測試數據通道，測試數據輸入TDI (test data input) 、測試數據輸出TDO(test data output) ；另一個是正常數據通道，正常數據輸入NDI( normal data input ) 、正常數據輸出NDO (normal data output) 。

在正常工作狀態 ，輸入和輸出數據可以自由通過每個 BSC，正常工作數據從NDI進 ，從NDO出。在測試狀態 ，可以選擇數據流動的通道 ：對於輸入的IC(積體電路 ,integrated circuit) 管腳，可以選擇從NDI或從TDI 輸入數據；對於輸出的IC管腳，可以選擇從 BSC 輸出數據至NDO，也可以選擇從BSC輸出數據至TDO。

為了測試兩個JTAG 設備的連線，首先將 JTAG 設備 1某個輸出測試腳的 BSC 置為高或低電平，輸出至NDO，然後，讓JTAG設備2的輸入測試腳來捕獲從管腳輸入的NDI值，再通過測試數據通道將捕獲到的數據輸出至TDO，對比測試結果，即可快速準確的判斷這兩腳是否連線可靠。

IEEE 1149.1 標準規定了一個四線串列接口（第五條線是可選的），該接口稱作測試訪問連線埠（TAP），用於訪問複雜的積體電路（IC），例如微處理器、DSP、ASIC和CPLD。除了TAP之外，混合IC也包含移位暫存器和狀態機，以執行邊界掃描功能。在TDI（測試數據輸入）引線上輸入到晶片中的數據存儲在指令暫存器中或一個數據暫存器中。串列數據從TDO（測試數據輸出）引線上離開晶片。邊界掃描邏輯由TCK（測試時鐘）上的信號計時，而且TMS（測試模式選擇）信號驅動TAP控制器的狀態。TRST（測試重置）是可選項。在PCB上可串列互連多個可兼容掃描功能的IC，形成一個或多個掃描鏈，每一個鏈都由其自己的TAP。每一個掃描鏈提供電氣訪問，從串列TAP接口到作為鏈的一部分的每一個IC上的每一個引線。在正常的操作過程中，IC執行其預定功能，就好像邊界掃描電路不存在。但是，當為了進行測試或在系統編程而激活設備的掃描邏輯時，數據可以傳送到IC中，並且使用串列接口從IC中讀取出來。這樣數據可以用來激活設備核心，將信號從設備引線傳送到PCB上，讀出PCB的輸入引線並讀出設備輸出。