單板級JTAG測試技術

基本信息

書名：單板級JTAG測試技術

書號：978-7-118-09986-7

作者：王承、劉治國

出版時間：2015年6月

譯者：

版次：1版1次

開本：32

裝幀：平裝

出版基金：

頁數：205

字數：190

中圖分類：TN407

叢書名：

定價：58.00

內容簡介

本書是一本系統論述單板級JTAG測試技術的專著。內容包括：基於IEEE1149.1標準的邊界掃描測試、可測性設計和測試功能及串列測試矢量；內建自測試和仿真測試；基於IEEE1687標準的積體電路測試技術發展趨勢。

本書適合於從事積體電路開發的工程技術人員閱讀，對於電子測量、通信工程和電路系統學科的學生，也有一定的參考作用。

第1章測試的基本概念1
1.1數字電路測試1
1.1.1測試1
1.1.2測試分類2
1.1.3數字電路分類2
1.2故障及故障模型3
1.3算法3
1.4測試覆蓋率和故障檢出率4
1.5測試矢量4
1.5.1組合電路的測試矢量生成6
1.5.2時序電路的測試矢量生成10
1.6可測性15
1.6.1可控性15
1.6.2可觀性16
1.6.3可測性設計方法17
第2章單板級JTAG測試31
2.1背景介紹31
2.2傳統單板測試方法的困難32
2.2.1線上測試33
2.2.2光學測試33
2.2.3功能測試34
2.3生產製造套用35
2.4JTAG測試技術36
2.5單板級JTAG測試38
2.6JTAG測試的優缺點39
第3章IEEE1149.X標準40
3.1IEEE1149.1(邊界掃描測試)40
3.1.1邊界掃描測試概述40
3.1.2邊界掃描硬體結構42
3.1.3邊界掃描描述語言69
3.2IEEE1532(在系統編程)84
3.2.1標準測試與程式語言85
3.2.2在系統配置硬體結構87
3.2.3數據和地址暫存器的訪問89
3.2.4在系統配置指令89
3.2.5在系統編程實現91
3.3IEEE1149.6(高級數字網路邊界掃描測試)93
3.3.1連線模型93
3.3.2IEEE1149.6架構95
3.3.3IEEE1149.6指令96
3.3.4IEEE1149.6套用實例99
第4章單板級邊界掃描可測性設計100

4.1測試點和測試探針100
4.2應力分析102
4.3菊花鏈103
4.4復位管腳設定104
4.5菊花鏈TAP連線埠設定104
4.6不同電壓晶片的連線106
4.7優選遵循IEEE1149.1晶片108
4.8配置管腳設定108
4.9掃描鏈中晶片個數108
4.10邏輯晶片的設定110
4.11存儲器的連線110
4.12器件族的連線111
4.13其他情況111
4.14測試點的設計111
4.15小結113
第5章邊界掃描測試技術套用116
5.1故障模型116
5.2器件模型117
5.2.1關鍵字元118
5.2.2器件模型實例118
5.3測試算法130
5.3.1計數/補償算法130
5.3.2走步算法131
5.3.3邊界掃描測試流程132
5.4晶片級測試134
5.4.1JTAG匯流排測試134
5.4.2晶片暫存器測試135
5.5單板級測試139
5.5.1基礎測試139
5.5.2上/下拉測試141
5.5.3互連測試142
5.5.4器件族測試143
5.5.5存儲器測試144
5.6系統級測試145
5.6.1系統級測試結構146
5.6.2多點網關晶片147
5.6.3基於STA112的系統級測試架構149
5.7套用方式150
5.8優缺點分析150

單板級JTAG測試技術

基本介紹

基本信息

內容簡介

目錄

熱門詞條