《新布局規劃及三維積體電路高速互連規划算法研究》是依託清華大學，由董社勤擔任項目負責人的面上項目。
基本介紹
- 中文名：新布局規劃及三維積體電路高速互連規划算法研究
- 依託單位：清華大學
- 項目負責人：董社勤
- 項目類別：面上項目
項目摘要,結題摘要,
項目摘要
（1）對於IP核占據大多數的設計,提出了新的布局規划算法策略。基於我們提出的基礎算法，面向3D集成的布局規劃需求，考慮將3D高速互連的性能需求（信號完整性、時序等）轉化為布圖的幾何約束如信號線長度、拐點、通孔分布範圍、熱梯度分布、噪聲分布等。在層次式設計中，提出新的同時考慮多電壓，漏電功耗等以及結合系統延遲的多電壓劃分問題的研究。而對於結合標準單元的布圖，提出在整體布局規劃中的多邊形布局方法和相應的合法化方法研究。（2）針對3維系統積體電路，結合布局規劃，圍繞各層系統之間BUS通訊這一核心問題，提出了層間高速BUS互連規劃以及3維集成系統和封裝引腳互連規劃的研究問題。有望研究出布局規劃和互連規劃統一的表示模式，從而使得布局，通孔，互連以及互連引腳的高效規劃最佳化成為可能。
結題摘要
新布局規劃研究 包含大量軟硬模組及標準單元的現代積體電路，需要新的算法完成其布局。而三維積體電路是目前學術及產業界關注的前沿核心技術。本項目緊緊圍繞針對新的布局問題以及三維積體電路物理設計的前沿基礎問題，研究其核心算法，為我國積體電路物理設計技術的發展提供前沿技術儲備。 針對包含大量軟模組、硬模組但不包含標準單元的電路的規劃布局問題，提出了一種基於劃分的定邊界規劃布局算法。 針對包含十萬甚至百萬標準單元和可移動宏模組晶片的布局問題，提出了一種基於熱模型的二次規劃布局算法。 提出了多電壓驅動的層劃分算法。四階段的三維專用片上網路晶片綜合算法。提出了考慮漏功耗的熱通孔規劃模型以及通過加權的熱通孔規劃方法和基於疊代的評估算法，實現了溫度、通孔數量以及關鍵路徑延遲的多目標最佳化。提出了互連性能驅動的通孔規划算法。該算法考慮溫度與互連線上延遲的相關性。 針對晶片上的門級雙供電電壓的選擇和分配問題，提出了一種兩階段的低功耗門級電壓選擇和分配算法，針對面向套用的片上網路，提出了一種三階段的低功耗網路拓撲生成算法。 三維積體電路高速互連規劃: 利用確定性的最小自由度優先（LFF）算法，實現了固定框線下的2D匯流排驅動布圖。將現有的2D匯流排驅動的布圖規劃擴展到3D，實現了固定框線下的3D匯流排驅動布圖。提出了避免交叉的混合信號逃逸布線算法。一個兩階段堆疊式晶片的互連矩陣引腳分配算法。一種基於布線資源競爭的串擾最佳化層分配算法。針對高速堆疊式三維維晶片或者高速PCB互聯提出了線性最優單邊單繞解擾算法。針對交錯型引腳矩陣和非交錯型引腳矩陣，提出了有效的有序逃逸布線算法
