《面向三維晶片的互連參數提取與熱分析算法研究》是依託清華大學，由喻文健擔任項目負責人的面上項目。
基本介紹
- 中文名：面向三維晶片的互連參數提取與熱分析算法研究
- 依託單位：清華大學
- 項目負責人：喻文健
- 項目類別：面上項目
項目摘要,結題摘要,
項目摘要
採用矽通孔(TSV)技術的三維晶片是積體電路和SOC晶片發展的趨勢，它具有更高性能、更低功耗、更大集成度和更低成本的潛在優勢，被學術界和工業界認為是延續摩爾定律的重要替代方案。目前，面向三維晶片的計算機輔助設計算法與軟體非常缺乏，對三維晶片進行快速、準確的熱分析、互連參數提取的需求非常緊迫。本項目面向三維晶片特點，研究互連參數提取與熱分析的關鍵問題，主要包括如下內容：1、針對晶片級提取任務的場求解器電容提取算法，2、TSV等三維晶片特有結構的寄生參數建模，3、針對三維晶片結構的場求解器熱分析算法，4、適合於物理設計各階段的多種熱計算模型，5、考慮工藝變動的統計熱分析與電熱耦合分析，6、基於多核CPU、GPU等的並行計算在互連參數提取與熱分析中的套用。在研究工作中還將注重成果的實用性，開發兩到三個具有自主智慧財產權的軟體包，為我國EDA設計工具軟體的開發建立基礎。
結題摘要
面向三維晶片和納米製造工藝帶來的新特點與挑戰，圍繞積體電路物理設計中寄生參數提取與熱分析問題開展了研究。研究重點包括：三維互連電容場求解器算法、考慮三維晶片TSV結構的寄生參數提取、考慮三維晶片特點的熱分析算法、考慮工藝變動的統計寄生參數提取、基於多核CPU/GPU的高效率並行計算。經過三年時間，項目進展順利，取得如下成果：1、提出一系列加速懸浮隨機行走電容提取方法的理論與算法，包括統計方差約減、大規模結構空間管理和處理多層介質的預刻畫技術，開發了三維互連電容場求解器RWCap，能有效地處理含一百萬塊導體的晶片級大規模互連結構，在計算速度/記憶體用量方面顯著優於其他電容場求解器算法；2、提出計算圓柱形TSV與周圍互連線二維耦合電容的解析計算方法，它在保證較好準確度（誤差不超過8%）的同時，計算速度比準確數值模擬方法快5000倍；3、針對三維晶片中包含任意數量、位置的圓柱形TSV的結構，提出基於懸浮隨機行走的三維電容提取算法，該算法能準確計算與TSV有關的靜電場電容（誤差不超過1%），計算速度比快速邊界元提取算法快5倍；4、考慮三維晶片中多個器件發熱層、以及實際的金字塔形晶片散熱結構，提出快速的區域分解熱分析算法，包括子區域間非匹配離散技術以及對規則子區域採用基於兩重快速傅立葉變換的快速解法，使得在幾乎不損失準確度的前提下計算速度比其他熱分析算法快至少十幾倍；5、針對物理設計最佳化中少量局部熱點的溫度計算，提出將格線隨機行走與懸浮隨機行走結合的混合隨機行走快速算法，該算法在求解較大規模問題時比現有的隨機行走熱分析算法快100倍以上；6、提出考慮隨機幾何變動的三維互連電容、電感提取算法，並將其用於對底層互連線的線邊緣粗糙（LER）效應的建模與分析，取得比蒙特卡洛仿真快幾十倍以上的效果，此外還提出考慮TSV周圍矽材料變動的半導體/電磁場耦合提取算法；7、提出基於GPU平台的並行隨機行走電容提取器算法，比CPU串列計算快22至53倍，提出針對液冷三維晶片的CPU/GPU聯合併行熱分析求解器，使用並行預條件GMRES方程求解器，比在多核CPU上的相同算法快4倍以上。基於這些成果，發表了SCI檢索的國際期刊論文9篇（含4篇IEEE Trans.），在DATE、ASPDAC等重要國際會議上發表論文12篇，開發了5個軟體原型，申請了6項發明專利。總的來說，項目圓滿完成，達到了預期目的。
