《熱驅動混合模式三維積體電路晶片布局方法》是依託清華大學，由周強擔任項目負責人的面上項目。
基本介紹
- 中文名：熱驅動混合模式三維積體電路晶片布局方法
- 依託單位：清華大學
- 項目負責人：周強
- 項目類別：面上項目
項目摘要,結題摘要,
項目摘要
通過晶片層在垂直方向上的堆疊，三維積體電路晶片技術有效地解決了互連線延時增大和異種器件集成等問題，在更小的尺寸上獲得更高的晶片性能和更低的系統功耗，成為延續摩爾定律的未來技術之一，受到工業界和學術界的關注。在縮短互連線長度的同時，集成度和功耗密度的增加，將會帶來局部熱點集中效應，影響晶片的正常工作。為了保證晶片的可靠性，獲得期望的高性能和低功耗，必須解決三維熱最佳化設計難題。本課題以三維晶片技術特性為基礎，研究能夠均勻分布熱源，顯著改善局部熱點聚集的高性能三維晶片設計方法。從線長估計與建模入手，以高層次調度的時序規劃為依據，研究三維互連線分布的特點和規律，為模組/單元的三維安置以及性能最佳化提供理論指導。在此基礎上，深入研究熱分布、熱通孔規劃和擁擠度等多目標驅動的布圖規劃方法，實現多目標綜合最佳化。課題將為工業界三維晶片技術的到來提供最佳化理論和熱最佳化及設計方法，具有重要的學術價值和套用前景。
結題摘要
在本課題中，我們分別對面向熱分布的三維晶片供電網路規劃、三維積體電路的非線性規劃布局、大規模積體電路的解析式布局、可布性最佳化的布局和性能驅動的布局等關鍵技術開展了研究。 提出了一種三維晶片的供電網路設計最佳化算法，解決了三維晶片電源地線通孔與供電網路資源的分配問題。在考慮熱效應對P/G網路分析精度影響的基礎上，通過晶片層間插入P/G通孔的方式，實現三維晶片供電網路資源的最佳化。與傳統的三維晶片P/G通孔規划算法相比，該算法能夠有效地擴大通孔分配區域，節省20.7%的P/G資源，並將片上最大電壓降降低51.8%。 結合三維晶片的結構特點，提出了一種線長驅動的三維積體電路非線性規劃布局算法，其中包括四項新技術：層次式的二元結群算法；線長驅動的合法化算法；使用最小代價流的層分配方法以及非線性規劃布局算法加速策略。實驗表明所提出的三維積體電路非線性規劃布局技術可以有效地解決大規模三維積體電路的布局問題。 研究了力指向二次布局的模組密度平滑方法，提出了一種單元聚簇的方法，根據單元自身的屬性和與其餘單元相連線的關係，將單元模組分為三種集合：穩態集、半穩態集和非穩態集。分別對三類單元進行權重的修正，使單元更加平滑的趨向其目標位置。提出一種粗略的二劃分技術，將單元目標區域進行遞歸劃分和單元攤開，縮短單元移動所消耗的時間。 提出了一個完整的以最佳化詳細布線可布性為目標的布局算法，包括詳細布線設計規則衝突預測模型，詳細布線驅動的總體布局算法和詳細布局算法。對布局結果和詳細布線結果中的重要特徵進行提取，利用機器學習的方法得到布局與詳細布線之間的關係模型。在布局過程中預測出詳細布線時可能產生的設計規則衝突的數量，並進行有針對性的詳細布線可布性最佳化。提出一種充分反映RSMT結構變形能力的布線靈活度計算模型和布線靈活度挖掘算法，有效地去挖掘RSMT結構的變形能力，提高線網的可布線性。 提出了從線網節點分布角度定性評價一個線網時延的方法。理論分析和實驗驗證了影響線網時延特性的因素，分別是：驅動端和接收端間的距離、驅動端的位置以及接收端的分布情形。對布局過程中總體布局、合法化布局和詳細布局三個階段的時延最佳化技術進行研究。針對三個階段的不同特點，提出了相應的時延最佳化策略和融合算法，構成了整個布局過程相對完整的時延最佳化方案。另外，面向DataPath電路的布局技術正在研究之中。
