三維積體電路設計

《三維積體電路設計》是2013年機械工業出版社出版的圖書，作者是華斯利斯。

基本介紹

• 書名：三維積體電路設計
• 別名：國際機械工程先進技術譯叢
• 作者：華斯利斯
• 類別：機械、儀表工業
• 譯者：繆旻
• 出版社：機械工業出版社
• 出版時間：2013年
• 頁數：209 頁
• 定價：57.8 元
• 開本：16 開
• 裝幀：平裝
• ISBN：9787111433514

內容簡介

在21世紀的前十年結束時，基於三維集成技術的“超越摩爾定律”時代就悄然來臨了。具備多個有源器件平面的三維積體電路（3D IC），有望提供結構緊湊、布線靈活、傳輸高速化且通道數多的互連結構，從而為IC設計者們提供突破“互連瓶頸”的有效手段，而且還能夠有效集成各種異質材料、器件和信號處理形式，成為三維集成技術發展的主要方向之一。本書是世界上三維積體電路設計方面的第一本專著，既有一定的理論深度，又有較高的可讀性。它系統、嚴謹地闡釋了積體電路三維集成的設計技術基礎，包括3D IC系統的工藝、互連建模、設計與最佳化、熱管理、3D電路架構以及相應的案例研究，提出了可以高效率解決特定設計問題的解決方案，並給出了設計方面的指南。

本書是一本優秀的技術參考書，適用的讀者範圍包括：超大規模積體電路（VLSI）設計工程師，微處理器和系統級晶片的設計者以及相關電子設計自動化（EDA）軟體的開發者，微機電及微系統集成方面的設計開發者，以及微電子行業中對未來技術走向高度敏感的管理者和投資者。本書也可以作為相關專業研究生的教材和教師的教輔參考書籍。

目錄

第1章導言1

11從積體電路到計算機2

12互連，一位老朋友4

13三維或垂直集成6

131三維集成的機遇6

132三維集成面臨的挑戰7

14全書概要9

第2章3D封裝系統的製造12

21三維集成12

211系統級封裝13

212三維積體電路13

22單封裝系統14

23系統級封裝技術17

231引線鍵合式系統級封裝17

232外圍垂直互連18

233面陣列垂直互連20

234SiP的壁面金屬化21

243D集成系統的成本問題22

25小結24

第3章3D積體電路製造技術25

31單片3D IC26

311堆疊3D IC26

3123D鰭形場效應電晶體31

32帶矽通孔(TSV)或平面間過孔的3D IC32

33非接觸3D IC36

331電容耦合3D IC36

332電感耦合3D IC37

343D積體電路垂直互連38

35小結42

第4章互連預測模型44

412D電路的互連預測模型44

423D IC的互連預測模型46

433D IC特性的推算49

44小結53

第5章3D IC物理設計技術54

51布圖規劃技術54

5113D IC的單步和多步布圖規劃方法比較55

5123D IC的多目標布圖規劃技術57

52布局技術59

53布線技術61

54版圖工具64

55小結65

第6章熱管理技術66

613D IC熱分析66

611閉合式溫度表達式67

612緊湊熱模型71

613基於格線的熱模型73

62無熱通孔的熱管理技術73

621熱驅動布圖規劃74

622熱驅動布局78

63使用熱通孔的熱管理技術80

631區域受限制的熱通孔插入80

632熱通孔布局技術82

633熱導線的插入85

64小結86

第7章雙端互連的時序最佳化88

71平面間互連模型88

72由單一通孔連線的雙端平面間互連網路93

721平面間互連的Elmore延遲模型93

722平面間互連延遲94

723最優通孔定位95

724對互連線延遲的改善98

73帶有多個平面間通孔的雙連線埠互連100

731雙連線埠網路通孔布局問題的試探式求解103

732雙連線埠通孔布局算法105

733通孔布局技術的套用106

74小結111

第8章多端互連的時序最佳化113

81平面間互連樹的時序驅動通孔布局113

82多端互連的通孔放置試探法116

821互連樹116

822包含單一關鍵電流沉的互連樹117

83互連樹的通孔布局算法117

831互連樹通孔布局算法(ITVPA)118

832具有單一關鍵電流沉互連樹的通孔布局算法(SCSVPA)118

84通孔布局的結果及討論119

85小結123

第9章三維電路架構124

91連線受限三維電路的分類124

92三維微處理器以及存儲器125

921三維微處理器的邏輯模組126

922高速快取的三維設計127

9233D微處理器的架構設計——存儲器系統130

93三維片上網路(NoC)131

9313D NoC的拓撲結構132

9323D NoC的零負載等待時間133

9333D NoC的功耗137

9343D NoC的性能和功耗分析138

9353D NoC設計輔助149

94三維FPGA158

95小結165

第10章案例分析：3D IC的時鐘分配網路167

101美國麻省理工學院林肯實驗室(MITLL)3D積體電路製造技術167

1023D電路架構171

1033D電路中的時鐘信號分配176

1031同步電路中的時序特性176

1032測試電路中的時鐘分配網路結構177

104實驗結果180

105小結185

第11章結論187

附錄189

附錄A三維積體電路中門對數目的計算189

附錄B單通孔布局最佳化方法的嚴格證明190

附錄C兩端通孔布局試探法的證明191

附錄D多端網路的通孔放置條件的證明193