馬昱春

馬昱春，女，博士，清華大學計算機科學與技術系副研究員。

基本介紹

• 中文名：馬昱春
• 國籍：中國
• 民族：漢族
• 性別：女

教育背景

工學學士 (計算機科學與技術), 西安交通大學, 中國, 1999;

工學博士 (計算機科學與技術), 清華大學, 中國, 2004;

科研概況

研究領域

積體電路設計自動化

算法設計與分析

研究概況

主要從事積體電路設計自動化領域的基礎算法研究工作，在布圖規划算法、三維晶片規劃設計、面向微處理器性能最佳化的布圖規劃設計、以及面向功耗和時延最佳化的規劃設計等方面開展研究，曾於2005年在美國加州大學洛杉磯分校訪問一年，從事三維晶片布圖規劃和微處理器系統布圖規劃研究，並參與了3D-MEVA系統的開發。

與此同時，還從事二維和三維晶片的物理設計最佳化方法研究，將時序設計、物理位置約束以及功耗最佳化問題集成在自動最佳化過程中。面向三維晶片布圖中多目標、多約束的複雜情況，提出了基於力模型的解析式求解方法。此外，提出的增量式設計流程以及相關算法，從流程和算法角度幫助複雜設計實現快速的收斂過程。

從事的研究以晶片設計的性能和可靠性為最佳化目標，橫跨計算機算法與電子設計兩個學科，具有一定的交叉性。與國內外大學的多位教授有深入的合作，目的是利用計算機領域的算法，結合電子設計的特點，實現對設計的最佳化和算法的加速。

研究課題

國家自然科學基金重點課題: 面向時序設計的布圖規划算法研究 (2007-2009).

科研成果

獎勵與榮譽

ASICON 2007: 最佳論文獎 (2007).

獲得了International Conference on ASIC 2001的最佳論文獎以及ASPDAC 2010的最佳論文候選。

學術成果

近年來，在布圖規劃研究方面取得一系列的科研成果，共發表了40餘篇論文（SCI檢索9篇、EI檢索34篇），包括IEEE Trans. on CAD、ACM Trans. on DAES、ACM Journal on ETC等國際一流學術期刊論文以及10餘篇發表在設計自動化方向國際一流學術會議上（DAC、ISPD、ICCAD等）的論文。

[1] Yuchun Ma, Xin Li, Yu Wang and Xianlong Hong. Thermal-Aware Incremental Floorplanning for 3D ICs based on MILP Formulation. IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E92-A, no.12, pp. 2979-2989, 2009.

[2] Yuchun Ma, Yongxiang Liu, Eren Kursun, Glenn Reinman, and Jason Cong. Investigating the Effects of Fine-Grain Three-Dimensional Integration on Microarchitecture Design. ACM JOURNAL ON EMERGING TECHNOLOGIES IN COMPUTING SYSTEMS, Vol.4 (4), No. 17,2008.

[3] Yuchun Ma, Xianlong Hong, Sheqin Dong, C.K. Cheng, and Jun Gu. General floorplans with L/T-shaped blocks using corner block list. JOURNAL OF COMPUTER SCIENCE AND TECHNOLOGY, Vol. 21, No.6, pp. 922-926, 2006.

[4] Pingqiang Zhou, Yuchun Ma, Zhouyuan Li, Dick Robert P. , Li Shang, Hai Zhou, Xianlong Hong and Qiang Zhou. 3D-STAF: scalable temperature and leakage aware floorplanning for three-dimensional integrated circuits. Proc. IEEE/ACM International Conference on Computer-Aided Design (ICCAD 2007), California, U.S., pp.590-597, 2007.

[5] Yuchun Ma, Xianlong Hong, Sheqin Dong, Song Chen, C.K. Cheng and Jun Gu. Buffer planning as an integral part of floorplanning with consideration of routing congestion. IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, Vol.24, No.4, pp.609-621, 2005.

[6] Xianlong Hong, Yuchun Ma, Sheqin Dong, Yici Cai, Chung-Kuan Cheng and Jun Gu. Corner Block List Representation and its Application with Boundary Constraints. Science in China Series F-Information Sciences Vol.47, No.1, pp.1-19, 2004.

[7] Yuchun Ma, Xianlong Hong, Sheqin Dong,Yici Cai, Chung-Kuan Cheng and Jun Gu. Stairway Compaction using Corner Block List and its Applications with Rectilinear Blocks. ACM Transactions on Design Automation of Electronic Systems (TODAES), Vol.9. No.2, pp.199-211, 2004.

[8] Yuchun Ma, Xianlong Hong, Sheqin Dong,Song Chen,Yici Cai, Chung-Kuan Cheng and Jun Gu. Dynamic Global Buffer Planning Optimization Based on Detail Block Locating and Congestion Analysis, Prof. 40th Design Automation Conference(DAC2003), pp.806-811， USA, 2003.

[9] Yuchun Ma, Xianlong Hong, Sheqin Dong, Song Chen, Yici Cai, Chung-Kuan Cheng, Jun Gu. An Integrated Floorplanning with an Efficient Buffer Planning Algorithm. Prof. International Symposium on Physical Design 2003(ISPD2003), pp.136-142, USA, 2003.

[10] Yuchun Ma, Xianlong Hong, Sheqin Dong, Yici Cai, Chung-Kuan Cheng, and Jun Gu. Floorplanning with Abutment Constraints Based on Corner Block List. Integration, the VLSI Journal, Vol.31, pp.65-77, Netherlands, 2001.

[11] Yuchun Ma, Xianlong Hong, Sheqin Dong, Yici Cai, Chung-Kuan Cheng and Jun Gu. Floorplanning with Boundary Constraints Using the Corner Block List(CBL) Representation. IEICE Transactions on Fundamental of Electronics, Communications and Computer Science, Vol. E84A, No.11, pp.2697-2704, 2001.

[12] Yuchun Ma, Xianlong Hong, Sheqin Dong, Yici Cai, Chung-Kuan Cheng and Jun Gu. Floorplanning with abutment constraints and L-shaped/T-shaped blocks based on Corner Block List. Proc. 38th Design Automation Conference (DAC2001), pp.770-775, Las Vegas, USA, 2001.