《3D積體電路設計——EDA、設計和微體系結構》是2016年3月機械工業出版社出版的圖書，作者是謝源。
基本介紹
- 中文名：3D積體電路設計——EDA、設計和微體系結構
- 作者：謝源
- ISBN：9787111526056
- 定價：79元
- 出版社：機械工業出版社
- 出版時間：2016年3月
- 裝幀：平裝
- 開本：16開
內容簡介,圖書目錄,
內容簡介
本書全面地介紹了3D積體電路設計相關的前沿技術，章節之間有側重也有聯繫。第1章首先通過處理器與存儲器速度差異造成的訪問速度問題，引入了3D積體電路產生的原因和存在的問題。第2章介紹了3D積體電路製造相關的基本工藝問題。針對3D積體電路遠比平面積體電路嚴重的散熱問題，在第3章總結了相關的熱分析和電源傳輸設計方法，簡述了解決相關瓶頸問題的方案。隨後，本書走向設計層面，在第4章介紹了帶有2D塊和3D塊的3D布局規划算法。在第5章介紹了幾種基於熱分析的3D全局布局技術，並通過實驗結果比較了多種3D布局技術。第6章針對的是3D積體電路的布線，介紹了基於熱分析的3D布線和熱通孔插入技術。第7章介紹了重排傳統的2D微處理器模組的方法，對不同設計技術、方法進行了討論。接下來，本書繼續提升設計層次，在第8章討論了3DNoC的設計，包括多種網路拓撲結構和3D片上路由器設計。第9章介紹了高能效伺服器設計的3D架構研究。第10章對3D積體電路技術潛在的成本優勢進行了系統級分析與設計探索。
圖書目錄
目 錄
譯者序
原書序
原書前言
第1章 介紹 1
參考文獻 11
第2章 3D積體電路工藝考量 12
2.1 介紹 12
2.2 背景:3D集成技術的初期需求 13
2.3 影響3D設計藝術狀態的工藝因素 14
2.3.1 各層的堆疊方向:正面對背面與正面對正面 14
2.3.2 層間對準:層間互連誤差 15
2.3.3 鍵合界面設計 17
2.3.4 矽通孔維度:設計點選擇 19
2.3.5 通孔工藝集成和通孔類型的重新分類 21
2.4 總結 23
參考文獻 24
第3章 三維 （3D） 晶片的熱和電源傳輸挑戰 26
3.1 介紹 26
3.2 三維積體電路中的熱問題 27
3.2.1 熱PDE 27
3.2.2 穩態熱分析算法 28
3.2.3 有限元法（FEM） 30
3.2.4 三維電路熱最佳化 33
3.3 三維晶片中的電源傳輸 34
3.3.1 電源傳輸基礎 34
3.3.2 三維晶片電源傳輸:模型和挑戰 35
3.3.3 控制PSN噪聲的設計技術 39
3.3.4 控制PSN噪聲的CAD技術 43
3.4 結論 46
參考文獻 46
第4章 熱敏感3D布局規劃 50
4.1 介紹 50
4.2 問題說明 51
4.2.1 含二維塊的三維布局規劃 51
4.2.2 含三維塊的三維布局規劃 52
4.3 含二維塊的三維布局規劃表示法 53
4.3.1 二維表示法的基本表示 53
4.3.2 不同表示法的分析 57
4.4 含三維塊的三維布局規劃表示法 61
4.4.1 三維切片樹 61
4.4.2 三維CBL 61
4.4.3 三元序列 63
4.4.4 多種表示法的分析 65
4.5 最佳化技術 66
4.5.1 模擬退火 66
4.5.2 基於SA的含二維塊的三維布局規劃 66
4.5.3 基於SA的含三維塊的三維布局規劃 68
4.5.4 解析方法 70
4.6 多種三維布局規劃技術的影響 72
4.6.1 含二維塊的三維布局規劃影響 72
4.6.2 含三維塊的三維布局規劃的影響 74
4.7 總結和結論 76
附錄 摺疊3D元件設計 77
參考文獻 80
第5章 熱敏感三維 （3D） 布局 83
5.1 介紹 83
5.1.1 問題建模 83
5.1.2 現有三維布局技術總覽 85
5.2 基於分塊的技術 86
5.3 二次均勻建模技術 88
5.3.1 線網長度目標函式 89
5.3.2 單元排布成本函式 90
5.3.3 熱分布成本函式 91
5.4 多層布局技術 92
5.4.1 三維布局流程 92
5.4.2 解析布局引擎 92
5.4.3 多層架構 96
5.5 基於變換的技術 97
5.5.1 本地堆疊轉換方法 98
5.5.2 摺疊轉換方法 98
5.5.3 基於視窗的堆疊/摺疊轉換方法 99
5.6 合法化和詳細布局技術 100
5.6.1 粗合法化 100
5.6.2 詳細合法化 101
5.6.3 通過RCN圖的層指定 103
5.7 三維布局流程 104
5.8 多種三維布局技術的影響 104
5.8.1 線網長度和TSV數目的折中 105
5.8.2 熱最佳化的影響 110
5.9 三維布局對線網長度和中繼器使用的影響 111
5.9.1 二維/三維布局器和中繼器估計 112
5.9.2 實驗設定和結果 112
5.10 總結和結論 114
參考文獻 115
第6章 三維 （3D） 積體電路中的熱通孔插入和熱敏感布線 118
6.1 介紹 118
6.2 熱通孔 118
6.3 把熱通孔插入到布局後的設計 120
6.4 布線算法 123
6.4.1 多層方式 124
6.4.2 使用線性編程的兩段方法 126
6.5 結論 129
參考文獻 129
第7章 三維 （3D） 微處理器設計 131
7.1 介紹 131
7.2 堆疊完整模組 132
7.2.1 三維堆疊式快取 132
7.2.2 可選功能 135
7.2.3 系統級集成 139
7.3 堆疊功能單元模組 139
7.3.1 移除互連線 139
7.3.2 對矽通孔的要求 141
7.3.3 設計局限問題 142
7.4 拆分功能單元模組 143
7.4.1 三維快取結構的折中 143
7.4.2 運算單元的三維分拆 148
7.4.3 三維加法器 148
7.4.4 接口單元 150
7.5 結論 151
參考文獻 153
第8章 三維 （3D） 片上網路架構 155
8.1 介紹 155
8.2 片上網路的簡要介紹 156
8.2.1 NoC拓撲 156
8.2.2 NoC路由設計 158
8.2.3 NoC設計的更多信息 158
8.3 三維NoC架構 159
8.3.1 對稱的NoC路由設計 159
8.3.2 三維（3D）NoC匯流排混合路由設計 161
8.3.3 真三維（3D）路由設計 162
8.3.4 按維度分解NoC路由設計 164
8.3.5 多層三維NoC路由設計 164
8.3.6 三維NoC拓撲設計 165
8.3.7 三維工藝對NoC設計的影響 166
8.4 使用三維NoC架構的多處理器晶片設計 166
8.4.1 三維二級快取在CMP架構上的堆疊 167
8.4.2 dTDMA匯流排作為通信支柱 168
8.4.3 三維（3D）NoC匯流排混合路由架構 169
8.4.4 處理器和二級快取組織 170
8.4.5 快取管理策略 170
8.4.6 方法學 172
8.4.7 結果 173
8.5 結論 176
參考文獻 176
第9章 PicoServer:使用三維 （3D） 堆疊技術建立能源效率伺服器 179
9.1 介紹 179
9.2 背景 182
9.2.1 伺服器平台 182
9.2.2 三維堆疊技術 184
9.2.3 DRAM技術 186
9.3 方法 186
9.3.1 仿真研究 186
9.3.2 估算功率及面積 189
9.4 PicoSever架構 191
9.4.1 核心架構和多執行緒的影響 192
9.4.2 寬共享匯流排架構 193
9.4.3 片上DRAM架構 194
9.4.4 一個CMP架構的多NIC需求 198
9.4.5 在三維堆疊中的熱考慮 198
9.4.6 將快閃記憶體集成到PicoServer的影響 200
9.5 結果 205
9.5.1 整體表現 205
9.5.2 總體功率 208
9.5.3 能源效率的帕累托（Pareto）圖 209
9.6 結論 212
參考文獻 212
第10章 系統級三維 （3D） 積體電路成本分析與設計探索 216
10.1 介紹 216
10.2 三維積體電路的早期設計評估 217
10.2.1 “蘭特規則”的初探 217
10.2.2 晶片面積和金屬層估計 218
10.2.3 TSV技術的影響 219
10.3 三維（3D）成本模型 220
10.4 系統級三維IC設計探索 223
10.4.1 評估TSV對晶片面積的影響 223
10.4.2 三維（3D）IC中減少金屬層的潛力 223
10.4.3 鍵合工藝:D2W或W2W 224
10.4.4 成本與三維層數 225
10.4.5 異構堆疊 226
10.5 成本驅動型的三維設計流程 227
10.5.1 案例分析:兩層OpenSPARC T1三維處理器 229
10.6 互動對稱設計的三維掩膜版的重複使用 230
10.7 結論 231
參考文獻 231
