《數字電路與邏輯設計（第2版）》是2020年1月人民郵電出版社出版的圖書，作者是鄒虹。
基本介紹
- 書名：數字電路與邏輯設計（第2版）
- 作者：鄒虹
- ISBN：9787115446329
- 頁數：316頁
- 定價：49.8元
- 出版社：人民郵電出版社
- 出版時間：2020年1月
- 裝幀：平裝
- 開本：16開
內容簡介,圖書目錄,
內容簡介
“數字電路與邏輯設計”是高等學校理工科專業一門重要的專業基礎課。本書的第 1版曾被全國數十所學校用作教材。為適應數字電子技術的最新發展，並配合、滿足不同專業層次學生的需求，編者依據教育部制定的高等學校電子技術基礎課程的教學基本要求，特做此修訂。
全書共9章，介紹了數字電路的基本理論及邏輯分析和設計的基本方法。主要內容有數字邏輯基礎、邏輯門電路、組合邏輯電路、集成觸發器、時序邏輯電路、半導體存儲器和可程式邏輯器件、D/A和A/D轉換、脈衝電路、數字系統設計實例等。
本書緊扣教學大綱，內容系統全面，章節編排合理，概念清晰，注重套用，語言流暢，可讀性強。各章末附有適量習題，書末有附錄，可使讀者對數字電路與邏輯設計有更深刻的理解。
圖書目錄
第 1章 數字邏輯基礎 1
1.1 引論 1
1.1.1 數字電路的由來及發展 1
1.1.2 模擬/數位訊號 1
1.1.3 數字電路的特點 2
1.1.4 數字積體電路的分類 2
1.2 數制和編碼 3
1.2.1 數制 3
1.2.2 不同數制間的轉換 5
1.2.3 常用編碼 8
1.3 邏輯代數 12
1.3.1 3種基本邏輯關係 12
1.3.2 複合邏輯和邏輯運算 13
1.3.3 邏輯代數的基本公式、3個規則和常用公式 15
1.3.4 邏輯函式及其表示方法 18
1.3.5 邏輯函式的化簡方法 24
習題 33
第 2章 邏輯門電路 36
2.1 基本邏輯門電路 36
2.1.1 二極體與門和或門 36
2.1.2 晶體三極體反相器 37
2.2 TTL集成邏輯門 38
2.2.1 TTL與非門的典型電路及工作原理 38
2.2.2 TTL與非門的主要外特性及
參數 40
2.2.3 TTL集成門電路使用注意 45
2.2.4 TTL與非門的改進電路 47
2.2.5 其他類型的TTL門電路 49
2.3 發射極耦合邏輯門（ECL） 52
2.3.1 電路的基本結構 52
2.3.2 ECL門的工作特點 53
2.4 MOS集成門 53
2.4.1 MOS反相器 54
2.4.2 NMOS門電路 56
2.4.3 CMOS門電路 57
2.4.4 CMOS積體電路使用注意事項 61
習題 62
第3章 組合邏輯電路 67
3.1 小規模組合邏輯電路的分析和設計 67
3.1.1 組合邏輯電路分析 68
3.1.2 組合邏輯電路設計 69
3.2 常見組合邏輯中規模積體電路 75
3.2.1 編碼器 76
3.2.2 解碼器 80
3.2.4 運算電路（加法器） 99
3.2.5 數值比較器 103
3.2.6 奇偶校驗器 106
3.3 組合邏輯電路中的競爭冒險現象 107
3.3.1 產生競爭冒險的原因 108
3.3.2 消除競爭冒險的方法 109
習題 110
第4章 集成觸發器 115
4.1 基本RS觸發器 115
4.2 鐘控觸發器 118
4.2.1 鐘控RS觸發器 118
4.2.2 鐘控D觸發器 119
4.2.3 鐘控JK觸發器 120
4.2.4 鐘控T和T'觸發器 121
4.2.5 觸發器的轉換 122
4.2.6 電位觸發方式 123
4.3 主從JK觸發器 124
4.3.1 主從JK觸發器的工作原理 124
4.3.2 主從JK觸發器的一次翻轉 125
4.4 邊沿觸發器 126
4.4.1 下降沿JK觸發器 126
4.4.2 維持-阻塞D觸發器 128
4.4.3 CMOS觸發器 131
習題 133
第5章 時序邏輯電路 139
5.1 概述 139
5.1.1 時序邏輯電路的結構模型及特點 139
5.1.2 時序邏輯電路的類型 140
5.2 時序邏輯電路的分析 141
5.2.1 時序邏輯電路的分析步驟 141
5.2.2 小規模同步計數器 143
5.2.3 集成同步計數器 145
5.2.4 小規模異步計數器 154
5.2.5 集成異步計數器 158
5.2.6 小規模暫存器和移位暫存器 162
5.2.7 集成移位暫存器 167
5.3 時序邏輯電路的設計 172
5.3.1 採用中規模集成器件實現任意模值計數（分頻）器 172
5.3.2 採用小規模器件設計時序邏輯電路的一般過程 178
5.3.3 採用小規模器件設計計數器 184
5.3.4 採用小規模器件設計序列信號發生器 190
5.3.5 採用小規模器件設計狀態機 193
習題 195
第6章 半導體存儲器和可程式邏輯器件 204
6.1 半導體存儲器 204
6.1.1 存儲器的基本概念 204
6.1.2 順序存儲器（SAM） 208
6.1.3 唯讀存儲器（ROM） 210
6.1.4 隨機存取存儲器（RAM） 217
6.2 可程式邏輯器件 222
6.2.1 PLD的基本結構 224
6.2.2 可程式邏輯陣列（PLA） 226
6.2.3 可程式陣列邏輯（PAL） 228
6.2.4 通用陣列邏輯（GAL） 233
6.2.5 現場可程式陣列（FPGA） 238
習題 242
第7章 D/A和A/D轉換 245
7.1 D/A轉換器 245
7.1.1 R-2R T型電阻D/A轉換器 246
7.1.2 集成D/A轉換器 248
7.1.3 D/A轉換器的主要參數 252
7.2 A/D轉換器 253
7.2.1 A/D轉換的基本原理 253
7.2.2 常見A/D轉換的類型 255
7.2.3 集成A/D轉換器 258
7.2.4 A/D轉換器的主要參數 260
習題 262
第8章 脈衝單元電路 264
8.1 概述 264
8.1.1 脈衝電路概念 264
8.1.2 脈衝信號 264
8.1.3 555定時器 265
8.2 施密特觸發器 267
8.2.1 555定時器構成的施密特觸發器 267
8.2.2 集成施密特觸發器 268
8.2.3 施密特觸發器的套用 270
8.3 單穩態觸發器 270
8.3.1 555定時器構成的單穩態觸發器 271
8.3.2 集成單穩態觸發器 272
8.3.3 單穩態觸發器的套用 274
8.4 多諧振盪器 275
8.4.1 555定時器構成的多諧振盪器 276
8.4.2 石英晶體振盪器 277
習題 279
第9章 數字系統設計 282
9.1 概述 282
9.2 數字計時器設計 282
9.2.1 系統原理框圖 283
9.2.2 計數模組 283
9.2.3 顯示控制模組 285
9.2.4 控制模組 287
9.2.5 數字計時器頂層電路 290
9.3 數控脈寬脈衝信號發生器 291
9.3.1 系統原理框圖 291
9.3.2 脈衝控制模組 292
9.3.3 脈寬變換模組 298
9.3.4 分頻模組 300
9.3.5 顯示模組 302
9.3.6 數控脈寬脈衝信號發生器頂層電路 303
習題 305
附錄A 常用基本邏輯單元國標符號與非國標符號對照表 306
附錄B 半導體積體電路型號命名法 308
B.1 國標（GB 3430—89）積體電路命名法 308
B.2 54/74系列積體電路器件型號命名 309
B.3 國外CMOS積體電路主要生產公司和產品型號前綴 309
附錄C 常用中、小規模積體電路產品型號索引 310
C.1 TTL中、小規模積體電路 310
C.2 MOS積體電路 316
