數字電路與邏輯設計(2014年清華大學出版社出版的圖書)

《數字電路與邏輯設計》是由範文兵、李浩亮、李敏編著，2014年清華大學出版社出版的高等學校計算機教育規劃教材。該教材可作為電子信息類各專業課程教材，既可供高等學校電子、電氣、自動化、通信、計算機和其他相關專業本科生當作教材，也可供從事電子技術工作的工程技術人員當作參考資料。

全書分為9章，主要內容包括邏輯代數基礎、門電路、組合邏輯電路、觸發器、時序邏輯電路、脈衝波形的產生和整形等。

基本介紹

• 書名：數字電路與邏輯設計
• 作者：範文兵、李浩亮、李敏
• ISBN：9787302340911
• 類別：高等學校計算機教育規劃教材
• 頁數：412頁
• 出版社：清華大學出版社
• 出版時間：2014年1月1日
• 裝幀：平裝
• 開本：16開
• 字數：670千字
• CIP核字號：2013240309

成書過程

修訂情況

該教材是依據教育部電子信息科學與工程類專業指導委員會公布的“專業教學指導規範”編寫。該教材分為9章，第2章、第3章、第5章、第7章、第8章和第9章由範文兵、李敏編寫，第1章、第4章和第6章由李浩亮編寫，全書由範文兵統稿、定稿，李敏校核。書中實例實驗由譚風傑、汪迎、王瀚在學校的EAD實驗室開展了研究和實驗。該教材在編寫過程中得到Altera公司提供的資料和軟體。該教材的編寫得到了學校和學院領導的支持和指導，並參考了一些已經出版的教材和文獻。

出版工作

2014年1月1日，該教材由清華大學出版社出版。

出版社工作人員

策劃編輯	封面設計	責任校隊	責任印製
張瑞慶、戰曉雷	常雪影	梁毅	王靜怡

內容簡介

全書分為9章，主要內容包括邏輯代數基礎、門電路、組合邏輯電路、觸發器、時序邏輯電路、脈衝波形的產生和整形、存儲器和可程式邏輯器件、數——模和模——數轉換、數字系統的典型套用。該教材的每章中有例題，每章之後有習題。

教材目錄

第1章邏輯代數基礎1; 1.1概述1; 1.1.1脈衝波形和數字波形1; 1.1.2數制和碼制3; 1.1.3其他二進制碼7; 1.2基本邏輯函式及運算定律8; 1.2.1邏輯函式中的3種基本運算8; 1.2.2邏輯代數的運算定律及規則10; 1.3邏輯函式表示方法13; 1.3.1邏輯函式基本表示方法13; 1.3.2邏輯函式的最小項和最大項16; 1.3.3從真值表歸納邏輯函式17; 1.4邏輯函式的公式化簡法19; 1.4.1邏輯函式的最簡形式19; 1.4.2常用公式化簡方法19; 1.5邏輯函式卡諾圖化簡21; 1.5.1邏輯函式卡諾圖表示法21; 1.5.2卡諾圖化簡邏輯函式22; 1.5.3具有無關項的邏輯函式化簡25; *1.6引入變數卡諾圖化簡邏輯函式26; *1.7硬體描述語言VHDL基礎28; 1.7.1VHDL概述28; 1.7.2VHDL語言基本結構29; 1.7.3VHDL語言規則31; 1.7.4MAX+plusⅡ開發工具34; 本章小結35; 習題36; 第2章門電路39; 2.1概述39; 2.2半導體管的開關特性39; 2.2.1半導體二極體開關特性39; 2.2.2半導體三極體的開關特性41; 2.3簡單的與、或、非門電路46; 2.3.1二極體門電路46; 2.3.2三極體非門47; 2.3.3二極體三極體與非、或非門48; 2.4TTL集成門電路48; 2.4.1TTL與非門電路結構和工作原理49; 2.4.2TTL與非門的外部特性及參數50; 2.4.3其他類型的TTL門電路55; 2.4.4TTL門電路的改進系列59; 2.4.5TTL門電路的使用61; 2.5金屬氧化物半導體邏輯(MOSL)62; 2.5.1CMOS反相器62; 2.5.2CMOS反相器的外部特性和參數64; 2.5.3其他類型的CMOS門電路66; 2.5.4NMOS邏輯門69; 2.5.5MOS門電路的正確使用70; 2.6門電路產品簡介與接口電路71; 2.6.1門電路產品簡介71; 2.6.2各門電路間的接口電路73; *2.7用VHDL實現基本邏輯門電路的描述75; 本章小結76; 習題77; 第3章組合邏輯電路83; 3.1概述83; 3.2組合邏輯電路的分析方法和設計方法84; 3.2.1組合電路的分析84; 3.2.2組合電路的設計85; 3.3編碼器和解碼器87; 3.3.1編碼器87; 3.3.2解碼器91; 3.4數據選擇器和分配器100; 3.4.1數據選擇器100; 3.4.2數據分配器105; 3.5數碼奇偶發生器/校驗器106; 3.6算術運算電路109; 3.7數值比較器113; 3.8組合邏輯電路中的競爭與冒險116; 3.8.1競爭冒險現象及產生原因116; 3.8.2冒險現象的判別方法117; 3.8.3消除冒險現象的方法118; *3.9用VHDL實現組合邏輯電路的描述119; 本章小結125; 習題126; 第4章觸發器130; 4.1概述130; 4.2RS觸發器131; 4.2.1基本RS觸發器131; 4.2.2同步RS觸發器134; 4.3主從觸發器137; 4.3.1主從RS觸發器137; 4.3.2主從JK觸發器139; 4.4邊沿觸發器142; 4.4.1維持阻塞結構邊沿觸發器142; 4.4.2利用傳輸延遲時間的邊沿觸發器144; 4.4.3CMOS主從結構的邊沿觸發器146; 4.5觸發器的主要參數149; 4.6不同類型觸發器之間的轉換149; 4.7用VHDL描述鎖存器和觸發器151; 本章小結153; 習題154; 第5章時序邏輯電路161; 5.1概述161; 5.2時序邏輯電路的分析方法163; 5.2.1同步時序邏輯電路的分析方法163; 5.2.2異步時序邏輯電路的分析方法165; 5.3暫存器167; 5.3.1數碼暫存器167; 5.3.2移位暫存器168; 5.4計數器173; 5.4.1同步二進制計數器173; 5.4.2同步十進制計數器179; 5.4.3異步計數器185; 5.4.4任意進制計數器189; 5.4.5移存型計數器193; 5.4.6計數器的套用196; 5.5序列信號發生器198; 5.6時序邏輯電路的設計方法201; *5.7用VHDL描述時序邏輯電路208; 本章小結213; 習題214; 第6章脈衝波形的產生和整形220; 6.1概述220; 6.2 555定時器220

6.2.1 555定時器的電路結構221; 6.2.2 555定時器的功能221; 6.3施密特觸發器222; 6.3.1施密特觸發器的特點222; 6.3.2用門電路組成施密特觸發器223; 6.3.3 555定時器構成的施密特觸發器225; 6.3.4集成施密特觸發器227; 6.3.5施密特觸發器的套用228; 6.4單穩態觸發器230; 6.4.1單穩態觸發器的特點230; 6.4.2用門電路組成的單穩態觸發器230; 6.4.3555定時器構成的單穩態觸發器232; 6.4.4集成單穩態觸發器233; 6.4.5單穩態觸發器的套用235; 6.5多諧振盪器237; 6.5.1用門電路構成的多諧振盪器237; 6.5.2石英晶體多諧振盪器242; 6.5.3施密特觸發器構成的多諧振盪器242; 6.5.4用555定時器構成的多諧振盪器243; *6.5.5壓控振盪器245; 6.5.6多諧振盪器的套用250; 本章小結252; 習題253; 第7章存儲器和可程式邏輯器件259; 7.1概述259; 7.1.1存儲器259; 7.1.2可程式邏輯器件260; 7.2隻讀存儲器（ROM）261; 7.2.1掩模ROM261; 7.2.2可程式ROM（PROM）263; 7.2.3可擦除可程式ROM（EPROM和EEPROM）264; 7.2.4ROM的套用267; 7.3隨機存儲器（RAM）270; 7.3.1RAM的組成及工作原理271; 7.3.2RAM的存儲單元272; 7.3.3集成RAM晶片275; 7.3.4RAM的擴展與套用276; 7.4可程式邏輯陣列（PLA）277; 7.5可程式陣列邏輯（PAL）281; 7.5.1PAL的基本電路結構281; 7.5.2PAL輸出結構形式282; 7.5.3PAL套用舉例284; 7.6通用陣列邏輯（GAL）288; 7.6.1GAL電路結構288; 7.6.2GAL的工作模式291; 7.6.3GAL行地址映射圖293; 7.7複雜可程式邏輯器件294; 7.7.1MAX7000系列器件結構294; 7.7.2MAX7000S系列器件的技術性能特點298; 7.8現場可程式門陣列（FPGA）299; 7.8.1FLEX10K系列器件結構299; 7.8.2FLEX10K系列器件的技術性能特點307; 7.9CPLD的編程和FPGA的配置307; 7.9.1CPLD編程方式308; 7.9.2FPGA配置方式309; 7.9.3CPLD/FPGA器件燒寫方法312; 7.10CPLD/FPGA主要產品介紹313; 7.10.1Altera公司產品313; 7.10.2Xilinx公司產品314; 7.10.3Lattice公司產品314; *7.11MAX+plusⅡ集成軟體設計平台314; 7.11.1概述314; 7.11.2原理圖輸入設計流程315; 7.11.3VHDL文本輸入設計流程322; 7.11.4設計流程歸納322; *7.12用VHDL實現存儲器323; *7.13QuartusⅡ集成軟體設計平台326; 7.13.1基於QuartusⅡ的數字系統設計流程326; 7.13.2創建工程327; 7.13.3設計輸入330; 7.13.4分析綜合和適配編譯333; 7.13.5功能仿真和時序仿真335; 7.13.6編程下載337; 7.13.7引腳鎖定339; 本章小結340; 習題341; 第8章數——模和模——數轉換344; 8.1概述344; 8.2D/A轉換器（DAC）345; 8.2.1D/A轉換器電路結構345; 8.2.2DAC的主要技術指標349; 8.2.3集成DAC器件及套用351; 8.3A/D轉換器（ADC）357; 8.3.1A/D轉換的基本原理357; 8.3.2直接比較ADC359; 8.3.3間接比較ADC362; 8.3.4ADC的主要技術指標364; 8.3.5集成ADC器件及套用365; 8.4用狀態機實現ADC574A採樣控制電路373; 本章小結376; 習題377; 第9章數字系統的典型套用382; 9.1概述382; 9.2數字鐘設計383; 9.2.1電路結構383; 9.2.2部分電路設計383; 9.3數字頻率計386; 9.3.1基本原理387; 9.3.2數字頻率計的電路結構387; 9.3.3主要技術指標390; 9.4直流數字電壓表390; 9.4.1三位半雙積分A/D轉換器CC14433的性能特點390; 9.4.2三位半直流數字電壓表電路結構391; 9.5交通信號燈控制系統393; 9.5.1控制邏輯分析393; 9.5.2單元電路設計394; 9.6智力搶答器設計397; 9.7直接數字頻率合成技術（DDS）401; 9.7.1DDS基本原理401; 9.7.2DDS的VHDL實現402; 9.7.3DDS的主要特點406; 9.8信號發生器的FPGA實現407; 本章小結412; 參考文獻413

（註：目錄排版順序為從左列至右列）

教學資源

該教材配有輔助教材《數字電路與邏輯設計習題解答及實驗指導》。

書名	書號	出版社	作者
《數字電路與邏輯設計習題解答及實驗指導》	9787302341796	高等教育出版社	範文兵、李浩亮、李敏

教材特色

該教材注重基礎，理論聯繫實際，注重實際能力的培養。一方面延續和保持了數字電路基礎內容的完整性和理論的系統性，另一方面在每一章增加了數字電路基本內容的VHDL語言描述，使讀者在學習數字邏輯單元電路時逐步掌握現代數字系統設計的基礎知識。

該教材將存儲器和可程式邏輯器件合併為一章介紹，介紹唯讀存儲器、隨機存儲器的組成、工作原理及集成器件套用，FPLA、PAL器件及其套用，GAL、CPLD和FPGA的電路結構、工作原理和器件技術特性，並介紹套用可程式邏輯器件配置和基於MAX+plusⅡ、QuartusⅡ兩種EDA平台的現代數字系統設計流程。第8章介紹數——模和模——數轉換器的結構、原理和集成器件的使用方法。第9章介紹數字系統的幾個典型套用，包含傳統數字系統設計實例和利用EDA工具的設計實例，這些典型套用舉例介紹了常用的中大規模積體電路的套用方法，它們可以作為課程設計和綜合設計時的參考。

帶有“*”的章節作為選講的內容，在學時較少或要求不高的情況下，首先刪減這些內容，或要求學生自學，刪減的內容不會影響整個理論體系的完整性和內容的連貫性。

作者簡介

範文兵，男，1969年10月生，華東理工大學控制理論與控制工程專業工學博士學位，鄭州大學產業技術研究院教授。主要從事嵌入式智慧型信息處理系統、數字圖像處理與目標跟蹤檢測、工業圖像檢測等方面的教學科研工作。

李浩亮，男，1978年10月26日生，鄭州大學產業技術研究院副教授。2005年6月畢業於浙江大學，獲博士學位，畢業後即進入鄭州大學任教。科研方面主要從事電路與系統、積體電路設計、積體電路ESD等方面的工作。

李敏，女，雲南人，碩士，鄭州大學信息管理學院副教授。研究方向為信息組織、信息資源開發利用。