基於VHDL與QuartusⅡ軟體的可程式邏輯器件套用與開發(基於VHDL與QuartusⅡ軟體的可程式邏輯器件套用與開發)

基本介紹

• 書名：基於VHDL 與QuartusⅡ軟體的可程式邏輯器件套用與開發
• 作者：鄭燕,赫建國
• ISBN：978-7-118-07356-0
• 出版社：國防工業出版社 
• 出版時間：2011年4月

書籍信息

• 書名基於VHDL 與QuartusⅡ軟體的可程式邏輯器件套用與開發
  
• 書號978-7-118-07356-0
  
• 作者鄭燕,赫建國
  
• 出版時間2011年4月
  
• 譯者
  
• 版次2版1次
  
• 開本16
  
• 裝幀平裝
  
• 出版基金
  
• 頁數252
  
• 字數384
  
• 中圖分類TP312
  
• 叢書名
  
• 定價33.00
  

內容簡介

本書內容可以分為兩部分:第一部分包括從第1 章到第7 章的內容,這部分介紹了基於可程式邏輯器件設計套用系統所需要的基礎知識；第二部分包括第8 章到第12 章的內容,這部分包括一些比較深入的知識以及如何利用前面學習的基本知識實現套用系統的設計。第1 章回顧了在“數字電路邏輯設計”課程中學習的由標準邏輯器件組成的數字電路的分析和設計方法；介紹了可程式邏輯器件的工作原理和類型；介紹了ALTERA 公司生產的複雜可程式邏輯器件和現場可程式門陣列器件。第2 章介紹了電子設計自動化的概念；介紹了

目錄

第1 章 可程式邏輯器件…… 1

目標…… 1

引言…… 1

1.1 數字積體電路的分類…… 1

1.1.1 標準邏輯器件…… 2

1.1.2 微處理器…… 2

1.1.3 專用積體電路…… 3

1.2 標準邏輯器件基礎知識…… 3

1.2.1 數字電路的描述…… 4

1.2.2 組合邏輯電路…… 5

1.2.3 時序邏輯電路…… 6

1.3 可程式邏輯器件基礎知識…… 8

1.3.1 可程式邏輯器件基礎…… 8

1.3.2 可程式邏輯器件內部電路的描述…… 9

1.3.3 可程式邏輯器件內部電路的分類…… 11

1.4 ALTERA 公司的可程式邏輯器件…… 15

1.4.1 複雜可程式邏輯器件…… 15

1.4.2 現場可程式門陣列器件…… 19

小結…… 23

習題…… 23

第2 章 Quartus Ⅱ開發軟體…… 24

目標…… 24

引言…… 24

2.1 Quartus Ⅱ簡介…… 24

2.2 Quartus Ⅱ集成開發軟體的工作視窗…… 26

2.3 創建工程…… 27

2.4 設計的輸入…… 32

2.5 設計的編譯…… 34

2.6 設計的功能仿真…… 36

2.6.1 創建仿真波形檔案…… 36

2.6.2 設計的功能仿真…… 39

2.6.3 設計的時序仿真…… 41

小結…… 42

習題…… 42

第3 章 VHDL 程式的結構…… 44

目標…… 44

引言…… 44

3.1 VHDL 語言的產生及發展…… 44

3.2 VHDL 程式的最簡單結構…… 46

3.2.1 VHDL 程式的基本格式…… 46

3.2.2 VHDL 程式的仿真…… 47

3.3 實體…… 49

3.3.1 實體的格式…… 49

3.3.2 VHDL 語言的標識符…… 50

3.3.3 連線埠模式…… 51

3.3.4 連線埠的數據類型…… 52

3.4 結構體…… 53

3.5 VHDL 程式的結構…… 54

3.5.1 VHDL 程式的基本單元…… 54

3.5.2 VHDL 庫…… 55

3.5.3 STD LOGIC 數據類型…… 56

小結…… 57

習題…… 58

第4 章並行語句…… 59

目標…… 59

引言…… 59

4.1 數據類型…… 60

4.1.1 預定義的數據類型…… 60

4.1.2 數據類型轉換…… 61

4.2 VHDL 的運算符…… 62

4.2.1 賦值運算符…… 62

4.2.2 邏輯運算符…… 63

4.2.3 算術運算符…… 63

4.2.4 關係運算符…… 63

4.2.5 移位操作符…… 64

4.2.6 並置運算符…… 64

4.3 基於邏輯門的組合邏輯電路設計…… 65

4.3.1 VHDL 中邏輯表達式的使用…… 65

4.3.2 VHDL 中真值表的使用…… 66

4.4 並行語句基礎知識…… 69

4.4.1 概述…… 69

4.3.2 並行信號賦值語句…… 69

4.5 三態緩衝器…… 70

4.6 編碼器…… 71

4.6.1 8 線-3 線編碼器…… 71

4.6.2 優先編碼器…… 73

4.7 解碼器…… 74

4.8 數據選擇器與數據分配器…… 75

4.8.1 數據選擇器…… 76

4.8.2 數據分配器…… 77

4.9 奇偶產生/校驗器…… 78

小結…… 79

習題…… 79

第5 章順序語句…… 81

目標…… 81

引言…… 81

5.1 順序語句介紹…… 81

5.1.1 順序信號賦值語句…… 82

5.1.2 條件(IF)語句…… 82

5.1.3 選擇(CASE)語句…… 83

5.1.4 循環(LOOP)語句…… 84

5.1.5 空操作(NULL)語句…… 84

5.2 進程語句…… 85

5.2.1 進程語句的格式…… 85

5.2.2 進程語句的套用…… 85

5.2.3 WAIT 語句…… 88

5.3 時鐘信號的描述…… 89

5.3.1 使用屬性描述時鐘…… 89

5.3.2 使用測定邊沿的函式描述時鐘…… 90

5.4 觸發器…… 90

5.4.1 簡單D 觸發器…… 91

5.4.2 具有異步復位和置位功能的D 觸發器…… 91

5.4.3 具有同步復位和置位功能的D 觸發器…… 92

5.4.4 具有異步復位和置位功能的J - K 觸發器…… 93

5.5 計數器…… 95

5.5.1 加法計數器…… 95

5.5.2 具有同步置數和進位輸出的計數器…… 96

5.6 分頻器…… 97

5.6.1 通用整數分頻器…… 97

5.6.2 占空比為1/2 的奇數分頻器…… 99

5.6.3 半整數分頻器…… 100

5.7 循環語句…… 102

5.7.1 奇偶校驗檢測電路…… 102

5.7.2 連“0”檢測電路…… 103

5.8 數據對象…… 104

5.8.1 常數…… 104

5.8.2 變數…… 105

5.8.3 信號…… 105

5.8.4 通用屬性…… 107

小結…… 108

習題…… 108

第6 章可程式邏輯器件的編程/配置…… 109

目標…… 109

引言…… 109

6.1 編程/配置模式…… 109

6.2 ByteBlaster 下載電纜…… 111

6.2.1 ByteBlasterMV 下載電纜…… 111

6.2.2 JTAG 編程/配置模式…… 113

6.2.3 被動串列方式模式…… 114

6.3 可程式邏輯器件的編程/配置…… 115

6.3.1 編程器的設定…… 115

6.3.2 可程式邏輯器件管腳的設定…… 117

6.4 配置晶片…… 119

6.4.1 配置晶片的類型…… 119

6.4.2 配置電路…… 120

6.4.3 配置晶片EPC2 的編程…… 121

小結…… 124

第7 章 狀態機…… 125

目標…… 125

引言…… 125

7.1 介紹…… 125

7.2 狀態機的設計風格…… 126

7.2.1 組合邏輯電路控制輸出…… 127

7.2.2 時序邏輯電路控制輸出…… 128

7.3 增強狀態機程式的可閱讀性…… 130

7.4 單一進程的狀態機程式…… 131

7.4.1 組合邏輯電路輸出的毛刺現象…… 131

7.4.2 輸出毛刺現象的克服…… 133

7.4.3 序列信號檢測器的設計…… 135

7.5 數字/模擬轉換器DAC7611 的使用…… 137

7.5.1 數字/模擬轉換器DAC7611 的介紹…… 137

7.5.2 數字/模擬轉換器DAC7611 的控制程式…… 139

小結…… 143

習題…… 144

第8 章 Quartus Ⅱ開發軟體深入使用…… 146

目標…… 146

引言…… 146

8.1 原理圖輸入方法…… 146

8.1.1 創建原理圖輸入檔案…… 147

8.1.2 Quartus Ⅱ開發軟體提供的元件…… 147

8.1.3 原理圖輸入…… 148

8.2 層次化設計…… 150

8.3 存儲器的設計…… 152

8.3.1 利用VHDL 設計ROM …… 153

8.3.2 定製LPM ROM 初始化數據檔案…… 154

8.3.3 定製LPM ROM 元件…… 155

小結…… 161

第9 章 VHDL 的深入使用…… 162
目標…… 162
引言…… 162
9.1 包集…… 162
9.2 元件…… 164
9.2.1 概述…… 164
9.2.2 在應用程式中聲明元件…… 165
9.2.3 在包集中聲明元件…… 166
9.2.4 含有GENERIC 參數元件使用…… 168
9.3 函式…… 170
9.3.1 概述…… 170
9.3.2 在應用程式中定義函式…… 171
9.3.2 在包集中定義函式…… 173
9.4 過程…… 174
9.4.1 概述…… 174
9.4.2 在應用程式中定義過程…… 175
9.4.2 在包集中定義過程…… 175
小結…… 176
習題…… 176
第10 章 時鐘電路…… 178
目標…… 178
引言…… 178
10.1 時鐘產生電路…… 179
10.1.1 基於555 定時器的時鐘產生電路…… 179
10.1.2 晶體時鐘產生電路…… 179
10.2 鎖相環…… 181
10.2.1 鎖相環的工作原理…… 181
10.2.2 Cyclone Ⅱ系列晶片中的鎖相環模組…… 182
10.2.3 altpll 宏功能模組…… 183
10.2.4 鎖相環模組的工作模式…… 184
10.3 鎖相環模組的創建…… 185
小結…… 194
第11 章信號產生器的設計…… 196
目標…… 196
引言…… 196
11.1 概述…… 197
11.1.1 傳統的信號產生器設計方案…… 197
11.1.2 基於微處理器和數字/模擬轉換器的設計方案…… 197
11.2 直接數字合成技術…… 198
11.3 方案論證…… 199
11.3.1 DDS 信號產生器晶片…… 199
11.3.2 利用微處理器實現DDS 信號產生器…… 201
11.3.3 利用可程式邏輯器件實現DDS 信號產生器…… 202
11.4 系統設計…… 204
11.4.1 硬體電路的系統設計…… 204
11.4.2 系統代碼框圖…… 205
11.5 單元電路設計…… 205
11.5.1 數字/模擬轉換器…… 205
11.5.2 波形數據表…… 207
11.5.3 相位累加器…… 208
11.5.4 顯示電路…… 208
11.5.5 鍵盤電路…… 210
11.6 系統連調…… 214
11.6.1 各種時鐘的產生…… 214
11.6.2 單元電路的組合…… 216
11.6.3 系統測試…… 219
小結…… 219
第12 章Nios Ⅱ軟核處理器…… 220
目標…… 220
引言…… 220
12.1 概述…… 220
12.2 配置Nios Ⅱ軟核處理器系統…… 222
12.2.1 創建Nios Ⅱ軟核處理器系統…… 222
12.2.2 配置Nios Ⅱ軟核處理器系統…… 225
12.3 產生Nios Ⅱ軟核處理器系統…… 230
12.3.1 產生Nios Ⅱ軟核處理器系統模組…… 230
12.3.2 Nios Ⅱ軟核處理器系統的產生…… 230
12.4 創建Nios Ⅱ IDE 環境下的套用工程…… 232
12.4.1 Nios Ⅱ IDE 工程創建…… 232
12.4.2 C 語言源檔案的編輯…… 233
12.4.3 C 語言源檔案的編譯…… 236
12.5 配置目標現場可程式陣列晶片器件…… 237
小結…… 237
參考文獻…… 238