《數字邏輯與數字系統設計——基於VHDL語言描述》是2012年出版的一本圖書，作者是文漢雲。
基本介紹
- 書名：數字邏輯與數字系統設計——基於VHDL語言描述
- 作者：文漢雲
- ISBN：9787302272816
- 定價：29.5元
圖書信息,圖書簡介,圖書前言,圖書目錄,
圖書信息
作者：文漢雲
提供PPT課件，更新日期12.2.14
圖書詳細信息：
ISBN：9787302272816
定價：29.5元
印次：1-1
裝幀：平裝印刷日期：2012-1-4
ISBN：9787302272816
定價：29.5元
印次：1-1
裝幀：平裝印刷日期：2012-1-4
圖書簡介
本書詳細介紹了數字邏輯與數字系統設計的基礎知識、基本理論和分析、設計方法。書中不僅介紹了傳統的分析、設計方法，，並把VHDL語言融入到各種邏輯部件的設計之中。書中給出大量實用的例題與習題。全書內容包括數字邏輯基礎、集成邏輯門電路、VHDL基礎知識、組合邏輯電路、觸發器、時序邏輯電路、可程式邏輯器件、數字系統設計等。
本書可作為高等學校電氣、電子信息類、計算機類、自動化類等專業的本科生教材，也可作為高職高專的教材及有關工程技術人員的參考書。
本書可作為高等學校電氣、電子信息類、計算機類、自動化類等專業的本科生教材，也可作為高職高專的教材及有關工程技術人員的參考書。
圖書前言
當今世界電子技術的發展可謂日新月異，電子技術領域的新理論、新技術、新方法以及新器件層出不窮。隨著積體電路設計和製造工藝水平以及計算機硬體技術的飛速發展，使數字電路和數字系統的分析、設計方法發生了極大的變化，從傳統的單純的硬體設計方法發展到軟硬體相結合的計算機輔助設計方法，這一方面推動著電子設計自動化（EDA）技術不斷向更高層次發展，另一方面對傳統的“數字邏輯與數字系統設計”課程的教學內容、教學體系和教學方法提出了更高的要求。因此，為學習者提供一本與時俱進的、傳統與現代相結合的、深入淺出和循序漸進的好教材一直是作者孜孜以求的目標。
基於此，作者在研究大量國內外同類教材內容並吸收其寫作風格的基礎上，結合作者多年從事數字電路教學和科研工作的經驗與體會編寫了此書，希望對學習者有所裨益。
本書具有以下4個明顯的特色：
① 與時俱進，教材內容及時反映了學科前沿，以適應數字電子技術飛速發展的需要；
② 考慮到電子系統向計算機輔助設計的方向發展，本書除了第3章講述硬體描述語言VHDL的基礎知識外，還將其融入到全書各章節，並給出了一些具有參考價值的實例；
③ 在內容的選取上摒棄了分立元件及強調器件內部工作原理的部分，選擇以中規模積體電路晶片套用為主的內容，既解決了課時少內容多的問題，又可使學習者重點掌握各種數字積體電路器件的外特性與實際套用；
④ 在章節的選取上，刪減了常規數字系統教材所涉及的模/數和數/模轉換、脈衝波形的產生與整形及存儲器等與數字邏輯關係不大的部分章節，力求使教材擬闡述的內容集中體現在數字邏輯與數字系統的基本知識及套用上，避免知識過於繁雜。
全書共分8章： 第1章是數字邏輯基礎，主要介紹了數字邏輯與數字系統中常用的數制、編碼和邏輯代數基礎；第2章是集成邏輯門電路，主要介紹了TTL邏輯門電路和CMOS邏輯門電路的基本知識；第3章是硬體描述語言VHDL基礎知識，主要介紹了VHDL程式的基本結構、數據類型、運算符和表達式等，為以後各章節的學習奠定基礎；第4章是組合邏輯電路，以中規模組合邏輯電路為主，介紹了一些常用的組合電路的分析、設計方法，並給出了其VHDL描述；第5章是觸發器，主要介紹集成觸發器的基本原理及其VHDL描述；第6章是時序邏輯電路，本章也是以中規模積體電路為主介紹時序邏輯電路的分析與設計方法，以及常用時序邏輯電路的套用及VHDL描述。第7章是可程式邏輯器件，主要介紹PLD的基本知識、PLD的邏輯表示方法及複雜可程式邏輯器件CPLD和現場可程式門邏輯矩陣FPGA的基本結構和原理。第8章是數字系統設計，也是全書內容的綜合和提高，主要介紹了數字系統的設計方法，並給出了幾個設計實例。附錄中介紹了Quartus? Ⅱ軟體的使用方法、常用集成門電路邏輯符號對照表以及常用CPLD/FPGA連線埠資源等。考慮到與後續系列硬體課程及版面的關係，本書中刪掉了模/數與數/模轉換這一章。
本書由文漢雲教授任主編，負責制定編寫提綱及全書的修改和統稿工作，同時編寫了第1、第8章；劉鵬任副主編並編寫了第3~第5章；胡杰任副主編並編寫了第2、第7章；第6章及附錄由王劍編寫。全書由長江大學羅炎林教授主審，武漢理工大學盧珏博士、湖北師範學院洪家平教授、長江大學電信學院鄒學玉博士等對本書的編寫提出了不少建設性的意見，清華大學出版社對本書的出版做了大量工作，在此表示感謝。在本書的編寫過程中得到了長江大學教務處及計算機科學學院許多老師的大力支持和幫助，在此向他們表示衷心的感謝！
在本書的編寫過程中，作者參考了國內外的大量專著、教材和文獻，在此謹向著作者致以衷心的感謝。
為方便教學，本書配有電子教學課件，請有此需要的學習者和教師登錄清華大學出版社的網站免費註冊後進行下載。本書各章的習題解答、配套的實驗及課程設計內容將在隨後出版的《數字邏輯與數字系統設計實驗教程》中給出，敬請期待。
本書可作為計算機類、電子類、自動化類等有關專業的教材及參考書。
限於作者水平和時間倉促，本書雖經多次修改，但肯定還存在不少缺點和錯誤，懇請讀者批評指正。
編者
2011年7月於荊州
基於此，作者在研究大量國內外同類教材內容並吸收其寫作風格的基礎上，結合作者多年從事數字電路教學和科研工作的經驗與體會編寫了此書，希望對學習者有所裨益。
本書具有以下4個明顯的特色：
① 與時俱進，教材內容及時反映了學科前沿，以適應數字電子技術飛速發展的需要；
② 考慮到電子系統向計算機輔助設計的方向發展，本書除了第3章講述硬體描述語言VHDL的基礎知識外，還將其融入到全書各章節，並給出了一些具有參考價值的實例；
③ 在內容的選取上摒棄了分立元件及強調器件內部工作原理的部分，選擇以中規模積體電路晶片套用為主的內容，既解決了課時少內容多的問題，又可使學習者重點掌握各種數字積體電路器件的外特性與實際套用；
④ 在章節的選取上，刪減了常規數字系統教材所涉及的模/數和數/模轉換、脈衝波形的產生與整形及存儲器等與數字邏輯關係不大的部分章節，力求使教材擬闡述的內容集中體現在數字邏輯與數字系統的基本知識及套用上，避免知識過於繁雜。
全書共分8章： 第1章是數字邏輯基礎，主要介紹了數字邏輯與數字系統中常用的數制、編碼和邏輯代數基礎；第2章是集成邏輯門電路，主要介紹了TTL邏輯門電路和CMOS邏輯門電路的基本知識；第3章是硬體描述語言VHDL基礎知識，主要介紹了VHDL程式的基本結構、數據類型、運算符和表達式等，為以後各章節的學習奠定基礎；第4章是組合邏輯電路，以中規模組合邏輯電路為主，介紹了一些常用的組合電路的分析、設計方法，並給出了其VHDL描述；第5章是觸發器，主要介紹集成觸發器的基本原理及其VHDL描述；第6章是時序邏輯電路，本章也是以中規模積體電路為主介紹時序邏輯電路的分析與設計方法，以及常用時序邏輯電路的套用及VHDL描述。第7章是可程式邏輯器件，主要介紹PLD的基本知識、PLD的邏輯表示方法及複雜可程式邏輯器件CPLD和現場可程式門邏輯矩陣FPGA的基本結構和原理。第8章是數字系統設計，也是全書內容的綜合和提高，主要介紹了數字系統的設計方法，並給出了幾個設計實例。附錄中介紹了Quartus? Ⅱ軟體的使用方法、常用集成門電路邏輯符號對照表以及常用CPLD/FPGA連線埠資源等。考慮到與後續系列硬體課程及版面的關係，本書中刪掉了模/數與數/模轉換這一章。
本書由文漢雲教授任主編，負責制定編寫提綱及全書的修改和統稿工作，同時編寫了第1、第8章；劉鵬任副主編並編寫了第3~第5章；胡杰任副主編並編寫了第2、第7章；第6章及附錄由王劍編寫。全書由長江大學羅炎林教授主審，武漢理工大學盧珏博士、湖北師範學院洪家平教授、長江大學電信學院鄒學玉博士等對本書的編寫提出了不少建設性的意見，清華大學出版社對本書的出版做了大量工作，在此表示感謝。在本書的編寫過程中得到了長江大學教務處及計算機科學學院許多老師的大力支持和幫助，在此向他們表示衷心的感謝！
在本書的編寫過程中，作者參考了國內外的大量專著、教材和文獻，在此謹向著作者致以衷心的感謝。
為方便教學，本書配有電子教學課件，請有此需要的學習者和教師登錄清華大學出版社的網站免費註冊後進行下載。本書各章的習題解答、配套的實驗及課程設計內容將在隨後出版的《數字邏輯與數字系統設計實驗教程》中給出，敬請期待。
本書可作為計算機類、電子類、自動化類等有關專業的教材及參考書。
限於作者水平和時間倉促，本書雖經多次修改，但肯定還存在不少缺點和錯誤，懇請讀者批評指正。
編者
2011年7月於荊州
圖書目錄
目錄
第1章數字邏輯基礎
1.1數制
1.1.1十進制數
1.1.2二進制數
1.1.3八進制數和十六進制數
1.1.4各種數制之間的轉換
1.1.5原碼、反碼與補碼
1.2常用編碼
1.3邏輯代數基礎
1.3.1邏輯變數和邏輯函式
1.3.2基本邏輯門和基本運算
1.3.3邏輯代數的常用公式和基本定理
1.3.4邏輯函式的表示方法
1.3.5最小項和最小項表達式
1.3.6邏輯函式的化簡方法（化為最簡“與或”式）
本章小結
習題1
第2章集成邏輯門電路
2.1分立元件門電路
2.1.1二極體構成的邏輯門電路
2.1.2三極體“非”門電路
2.1.3複合邏輯門電路
2.2TTL集成邏輯門電路
2.2.1TTL“與非”門的電路結構和工作原理
2.2.2TTL“與非”門的電壓傳輸特性及抗干擾能力
2.2.3TTL“與非”門的輸入特性、輸出特性和帶負載能力
2.2.4TTL“與非”門的動態特性
2.2.5TTL“與非”門的主要性能參數
2.3其他類型的TTL門電路
2.3.1集電極開路門
2.3.2三態輸出門
2.3.3TTL集成邏輯門電路系統簡介
2.4CMOS門電路
2.4.1CMOS反相器
2.4.2CMOS“與非”門
2.4.3CMOS“或非”門
2.4.4CMOS三態門
2.4.5CMOS傳輸門
2.4.6CMOS積體電路的各種系列
2.4.7低電壓CMOS系列
2.5數字積體電路使用中應注意的問題
2.5.1TTL邏輯門電路使用中應注意的問題
2.5.2CMOS電路使用中應注意的問題
2.5.3數字積體電路的接口
本章小結
習題2
第3章VHDL基礎
3.1硬體描述語言VHDL介紹
3.1.1EDA技術及發展
3.1.2VHDL語言簡介
3.1.3VHDL語言設計開發流程
3.2VHDL程式的基本結構
3.2.1實體說明
3.2.2結構體描述
3.3數據對象、數據類型、運算符和表達式
3.3.1數據對象
3.3.2數據類型
3.3.3VHDL運算符與表達式
3.3.4基本順序描述語句
3.3.5基本並行描述語句
3.4VHDL的庫和包
3.4.1庫的使用和種類
3.4.2程式包
3.4.3函式和過程
本章小結
習題3
第4章組合邏輯電路
4.1小規模組合邏輯電路的分析與設計
4.1.1組合邏輯電路的分析
4.1.2組合邏輯電路的設計
4.1.3小規模組合邏輯電路的VHDL描述
4.2常用中規模組合邏輯電路
4.2.1編碼器原理及VHDL描述
4.2.2解碼器原理及VHDL描述
4.2.3數據選擇器和數據分配器原理及VHDL描述
4.2.4加法器原理及VHDL描述
4.2.5算術邏輯單元（ALU）及VHDL描述
4.2.6數值比較器原理及VHDL描述
4.2.7奇偶校驗器原理及VHDL描述
4.3中規模組合邏輯電路設計
4.4組合邏輯電路中的競爭—冒險現象
4.4.1競爭—冒險的概念及其產生原因
4.4.2消除競爭—冒險的方法
本章小結
習題4
第5章觸發器
5.1概述
5.1.1對觸發器的基本要求
5.1.2現態和次態
5.1.3觸發器的分類
5.2基本觸發器
5.2.1基本RS觸發器
5.2.2RS觸發器
5.2.3D觸發器
5.2.4JK觸發器
5.2.5各種不同觸發器觸發方式比較
5.3觸發器邏輯功能描述方法
5.3.1RS觸發器
5.3.2JK觸發器
5.3.3D觸發器
5.3.4T觸發器
5.3.5T′觸發器
5.4不同類型觸發器邏輯功能的轉換
5.4.1概述
5.4.2D觸發器轉換為JK、T和T′觸發器
5.4.3JK觸發器轉換為D觸發器
5.5集成觸發器
5.5.1集成基本RS觸發器74LS279
5.5.2集成D觸發器74HC/HCT74
5.5.3集成JK觸發器74LS112
本章小結
習題5
第6章時序邏輯電路
6.1時序邏輯電路的特點、表示方法和分類
6.1.1時序邏輯電路的特點
6.1.2時序邏輯電路的表示方法
6.1.3時序邏輯電路的分類
6.2基於觸發器的時序邏輯電路的分析
6.3基於觸發器的時序邏輯電路的設計
6.4暫存器
6.4.l暫存器的主要特點和分類
6.4.2基本暫存器
6.4.3移位暫存器
6.5計數器
6.5.1計數器分類
6.5.2集成同步計數器
6.5.3集成異步計數器
6.5.4由中規模集成計數器構成的任意進制計數器
6.5.5移位暫存型計數器
6.6順序脈衝發生器
本章小結
習題6
第7章可程式邏輯器件
7.1可程式邏輯器件的發展和分類
7.1.1按晶片的集成度和結構複雜度進行分類
7.1.2按編程特點分類
7.1.3按結構特點分類
7.2PLD的邏輯表示及簡單套用
7.2.1PLD的邏輯表示
7.2.2邏輯陣列PLD表示法的簡單套用
7.3CPLD/FPGA器件
7.3.1CPLD/FPGA概述
7.3.2CPLD/FPGA的結構與原理
本章小結
習題7
第8章數字系統設計
8.1傳統數字系統設計與現代數字系統設計的比較
8.2自頂向下的設計方法
8.3高速多路數據採集系統
8.3.1系統工作原理
8.3.2系統主要器件的選型
8.3.3FPGA的邏輯設計
8.3.4軟體實現
8.4指紋採集系統
8.4.1指紋採集卡總體硬體設計
8.4.2FPGA系統結構及整體設計方案
8.4.3指紋採集頭的配置
8.4.4系統軟體規劃
本章小結
習題8
附錄AQuartus Ⅱ的使用
附錄B常用CPLD/FPGA資源
附錄C常用集成門電路的邏輯符號對照表
參考文獻
