《半導體器件中的輻射效應》是2021年電子工業出版社出版的圖書，作者是[加]克日什托夫·印紐斯基。
基本介紹
- 中文名：半導體器件中的輻射效應
- 作者：[加]克日什托夫·印紐斯基
- 類別：電子 通信
- 出版社：電子工業出版社
- 出版時間：2021年
- 頁數：328 頁
- 定價：128 元
- 開本：16 開
- 裝幀：平塑
- ISBN：9787121425523
內容簡介,圖書目錄,作者簡介,
內容簡介
這本書的內容主要介紹了各類先進電子器件在輻射環境（航天，核物理等）下的行為及效應。輻射與物質的相互作用是一個非常廣泛和複雜的課題。在這本書中，作者從各個不同的角度試圖分析這個問題，目的是解釋理解半導體器件、電路和系統在受到輻射時所觀察到的退化效應的重要方面。內容包括目前國際上對於半導體器件輻射效應關注的各個方向，從傳統的Si材料到新型的納米晶體，從傳統的CMOS工藝到新型的薄膜SOI工藝，從器件工藝到結構設計，各類內容均有涉及。本書中各類新興的探測器技術、電路設計技術、新材料和創新的系統方法都是由業界和學術界的國際專家探索研究的，具有重要的學術價值，可以作為研究生課程的推薦閱讀和補充材料。
圖書目錄
第1章 矽的輻射損傷 1
1.1 引言 1
1.1.1 表面損傷 1
1.1.2 體損傷 1
1.2 IR與Neff的退火效應 3
1.2.1 矽中的摻雜 5
1.2.2 電荷俘獲與收集 5
1.3 矽探測器抗輻射強度評估 7
1.3.1 矽探測器與高能物理實驗：一個成功的範例 7
1.3.2 矽探測器的抗輻射加固設計 8
1.3.3 n側信號讀取感測器的輻射限度 10
1.3.4 探測器厚度變化的影響 12
1.3.5 強輻射下標準型和薄型矽感測器的反向電流 14
1.3.6 不同單晶矽的輻射耐受性 16
1.4 退火效應 18
1.5 結論：ATLAS示例案例 20
參考文獻 20
第2章 用於多類型輻射檢測的抗輻射CMOS單光子成像儀 24
2.1 引言 24
2.2 固態單光子探測像素 25
2.3 CMOS工藝APD和SPAD 26
2.3.1 基本結構設計 26
2.3.2 快速淬滅和恢復 27
2.3.3 小型化的重要性 28
2.4 抗輻射SPAD的製備與測試 28
參考文獻 35
第3章 氫對場氧化物場效應電晶體和高K電介質的輻射回響 40
3.1 引言 40
3.2 本底1/f噪聲 40
3.3 實驗細節 41
3.4 結果和討論 42
3.4.1 電學測試 42
3.4.2 噪聲測量 43
3.5 高K電介質 45
3.6 總結 48
參考文獻 49
第4章 基於薄膜SOI技術的SiGe HBT中的新型總劑量和重離子電荷收集現象 56
4.1 引言 56
4.2 器件結構與基本原理 58
4.3 輻射效應 60
4.4 單粒子翻轉仿真分析 66
4.5 結論 68
參考文獻 68
第5章 標準CMOS技術中的抗輻射加固設計的參考電壓和電流 72
5.1 引言 72
5.2 帶隙參考電路的抗輻射設計方法 72
5.3 典型的CMOS帶隙電壓求和基準 74
5.4 抗輻射加固設計的參考電壓 75
5.5 抗輻射加固設計的參考電流 78
5.6 結論 80
參考文獻 80
第6章 納米晶體存儲器：快閃記憶體縮放和一級耐輻射器件的發展歷程 82
6.1 引言 82
6.2 快閃記憶體（Flash） 83
6.2.1 快閃記憶體概述 83
6.2.2 快閃記憶體基礎知識 83
6.3 納米晶體存儲器 89
6.3.1 概述 89
6.3.2 Si納米晶體存儲器的實現 91
6.3.3 納米晶體存儲單元 92
6.3.4 多兆位陣列中的納米晶體工藝集成 96
6.4 輻射對非易失性存儲器的影響 98
6.4.1 NVM輻射效應概述 98
6.4.2 納米晶體存儲器的輻射效應 102
6.4.3 納米晶體存儲器（NCM）與浮柵（FG）存儲器的抗輻射特性 108
6.5 結論 110
參考文獻 111
第7章 抗TID效應和SEE的SRAM抗輻射加固技術 118
7.1 概述 118
7.1.1 積體電路設計中的嵌入式SRAM 118
7.1.2 空間輻射環境及其影響 118
7.2 抗輻射加固設計（RHBD） 119
7.2.1 總電離劑量（TID）效應 120
7.2.2 SRAM中的單粒子效應（SEE） 120
7.3 SRAM設計中的抗輻射加固技術 123
7.3.1 SRAM單元的讀寫裕度 123
7.3.2 反向體偏置 125
7.3.3 RHBD SRAM單元設計 125
7.4 SRAM測試結構 127
7.5 TID效應測試結果 128
7.5.1 VDD偏置對TID效應的影響 130
7.5.2 TID對單元讀寫裕度的影響 130
7.5.3 類型4單元 132
7.5.4 具有RBB的類型1單元的陣列設計注意事項 132
7.5.5 具有RBB的類型1單元的電晶體級測量 134
7.5.6 測試SRAM的設計和實驗 134
7.5.7 具有RBB的類型1單元的SRAM測量 135
7.5.8 90 nm電晶體級回響 138
7.6 未加固的SRAM中的單粒子效應（SEE） 139
7.7 單粒子效應（SEE）的緩解 141
7.7.1 具有RBB + SC和SEE緩解的130 nm SRAM設計 141
7.7.2 SRAM列電路 143
7.7.3 具有RBB+SC的SRAM操作 144
7.7.4 SEE的實驗測量 144
7.8 總結 148
參考文獻 149
第8章 超深亞微米CMOS技術工藝SRAM中的多次翻轉完整指南 153
8.1 引言 153
8.2 實驗設備的細節 154
8.2.1 關注測試算法對統計多次翻轉的重要性 154
8.2.2 實驗設備 155
8.2.3 被測器件 156
8.3 實驗結果 157
8.3.1 MCU作為輻射源的函式 158
8.3.2 MCU作為阱工程的一個功能——三阱的使用 158
8.3.3 MCU作為傾斜角的函式（重離子實驗） 159
8.3.4 MCU作為工藝特徵尺寸的函式 160
8.3.5 三阱對MCU的影響 161
8.3.6 MCU與電源電壓的關係 161
8.3.7 MCU與溫度的關係 162
8.3.8 MCU與位單元架構的關係 162
8.3.9 在LANSCE和TRIUMF上測試MCU率 163
8.3.10 MCU與襯底的關係（體矽與SOI的比較） 164
8.3.11 MCU與測試模式的關係 164
8.4 MCU的3D TCAD建模 165
8.4.1 三阱技術中的雙極性效應 166
8.4.2 先進工藝的精確敏感區域 168
8.5 一般結論：驅動MCU靈敏度的參數排序 171
8.6 附錄 172
參考文獻 174
第9章 先進SRAM的實時軟錯誤率特性 177
9.1 引言 177
9.2 測試平台和環境 178
9.2.1 ASTEP 178
9.2.2 LSM實驗室 181
9.3 實驗細節 181
9.3.1 測試的器件 181
9.3.2 硬體裝置 182
9.3.3 測試程式 184
9.4 實驗結果 184
9.4.1 實時測量 185
9.4.2 加速測試 187
9.5 數據分析和討論 188
9.5.1 65 nm工藝器件實時測試與加速測試的對比 188
9.5.2 65 nm與130 nm工藝技術對比 188
9.5.3 65 nm和130 nm工藝器件的α粒子發射率估算 189
9.5.4 小結 190
9.6 結論 191
致謝 191
參考文獻 192
第10章 基於SRAM的FPGA容錯技術和可靠性建模 195
10.1 引言 195
10.2 FPGA輻射效應 195
10.2.1 破壞性單粒子效應 196
10.2.2 非破壞性單粒子效應 196
10.2.3 FPGA中的單粒子效應 197
10.3 SEU的檢測和校正技術 197
10.3.1 配置擦除（記憶體清理） 197
10.3.2 重複比較 198
10.4 SEU誘發錯誤的緩解技術 198
10.4.1 三模冗餘 199
10.4.2 時間冗餘 200
10.4.3 狀態機編碼 202
10.4.4 四重邏輯 203
10.5 可靠性模型 205
10.5.1 估計每個擦除周期的翻轉機率 206
10.5.2 估計每個擦除周期的故障機率 206
10.5.3 案例研究 207
10.6 結論 210
致謝 211
參考文獻 211
第11章 在基於SRAM的FPGA中確保性能穩定的三模冗餘保護電路 214
11.1 引言 214
11.2 FPGA的SEU和MBU數據概述 215
11.3 FPGA電路的TMR保護 218
11.3.1 電路設計問題 218
11.3.2 設計約束問題 219
11.3.3 結構布局對電路設計的影響 220
11.4 域交叉故障 220
11.4.1 測試方法與裝置 221
11.4.2 測試結果 224
11.4.3 結果分析 224
11.5 單位翻轉、多位翻轉和電路設計有效性的檢測 228
11.5.1 相關工作 229
11.5.2 STARC概述 230
11.5.3 案例研究：區域限制下的可靠性問題 232
11.6 結論 234
參考文獻 234
第12章 抗SEU/SET鎖相環 237
12.1 引言 237
12.2 表決異步信號 237
12.3 穩定的PLL：使相位引起的表決錯誤小化 239
12.4 PLL組件的SEU/SET特性 244
12.4.1 環形VCO 245
12.4.2 分頻器 246
12.4.3 Σ-Δ N分頻器 246
12.4.4 相位?頻率檢測器 246
12.4.5 電荷泵 247
12.4.6 環路濾波器 248
12.5 對PLL使用冗餘表決技術 249
12.5.1 輸出表決法 250
12.5.2 VCO表決法 251
12.6 結論 252
參考文獻 253
第13章 半導體積體電路中輻射誘導瞬態的自主檢測與表征 255
13.1 引言 255
13.2 軟錯誤 256
13.3 單粒子瞬態和邏輯軟錯誤 256
13.3.1 邏輯電路中的單粒子效應 256
13.3.2 邏輯軟錯誤的擴展趨勢 257
13.3.3 前期SET表征 259
13.4 自主脈衝寬度表征 260
13.4.1 通過一系列反相器的瞬態傳播 260
13.4.2 自觸發瞬態捕獲 261
13.4.3 脈衝捕獲電路設計 262
13.4.4 脈衝捕獲仿真結果 263
13.4.5 測試晶片設計 264
13.5 重離子測試結果 266
13.5.1 130 nm工藝重離子測試 267
13.5.2 90 nm工藝重離子測試 269
13.5.3 基於重離子實驗結果的技術趨勢 271
13.6 中子和α粒子誘導的瞬態 272
13.6.1 中子誘導的SET的脈衝寬度 272
13.6.2 α粒子誘導的SET的脈衝寬度 273
13.6.3 中子和α粒子的FIT率 274
13.7 總結 276
參考文獻 276
第14章 數字電路中的軟錯誤 279
14.1 引言 279
14.2 電子器件的輻射效應 279
14.2.1 非破壞性故障 279
14.2.2 破壞性故障 280
14.2.3 累計故障 280
14.3 軟錯誤下積體電路性能的預測方法 281
14.3.1 基於仿真的故障注入（SBFI） 282
14.3.2 硬體故障注入（HWFI） 282
14.3.3 軟體實現的故障注入（SWIFI） 283
14.3.4 基於混合模型的技術：硬體仿真 283
14.4 電子器件抗輻射技術：抗輻射加固 283
14.4.1 減少電荷產生與積累的過程 285
14.4.2 減少SET的產生和傳輸 285
14.5 電子器件中的故障容錯技術 285
14.5.1 空間冗餘 286
14.5.2 時間冗餘 286
14.5.3 信息冗餘 286
14.6 數字濾波器的專門保護技術 287
14.6.1 種情況（低保護要求） 289
14.6.2 第二種情況（平均保護要求） 290
14.6.3 第三種情況（高保護要求） 290
14.6.4 保護技術評估 293
14.6.5 與TMR的比較 295
14.7 結論 296
參考文獻 297
第15章 可靠性分析中的故障注入技術綜述 301
15.1 引言 301
15.2 故障注入系統概述 302
15.3 基於模擬的故障注入 304
15.3.1 使用系統級模擬的故障注入實例 305
15.3.2 使用暫存器傳輸級模擬的故障注入實例 306
15.3.3 基於模擬
作者簡介
Krzysztof Iniewski，男，[email protected]職務職稱：博士，總經理工作單位：R&D at Redlen Technologies公司，加拿大研究方向：半導體材料與器件Krzysztof Iniewski於1988年獲得波蘭華沙華沙理工大學電子博士學位（榮譽學位），目前在加拿大英屬哥倫比亞省的一家初創公司Redlen Technologies Inc.管理研發晶片開發活動。他的研究興趣是用於醫療和安全套用的超大規模積體電路。2004年至2006年，他是加拿大艾伯塔大學埃德蒙頓分校電氣工程和計算機工程系的副教授，從事低功耗無線電路和系統的研究。在阿爾伯塔大學任職期間，他撰寫了《新興無線技術：電路、系統和設備》（CRC出版社，2007年）一書。1995年至2003年，他在PMC Sierra任職，並擔任各種技術和管理職位。在加入PMC Sierra之前，從1990年到1994年，他是多倫多大學電氣工程和計算機工程系的助理教授。他在國際期刊和會議上發表了100多篇研究論文。他在美國、加拿大、法國、德國和日本擁有18項國際專利。他與Carl McCrosky和Dan Minoli合著了《數據網路VLSI和光纖》（Wiley，2007）。他還是《新興技術電路》（CRC出版社，2008年）的編輯。
劉超銘，男，1986年生人，2013年畢業於哈爾濱工業大學，授予工學博士學位，2013年至2017年，哈爾濱工業大學，任講師，2017年至今，任副教授。自2008年以來，針對空間電子材料和器件效應科學與技術基礎研究方向，緊密圍繞北斗導航衛星等型號任務需求，進行了5大類50餘個型號的電子元器件輻射損傷效應及抗輻照加固技術研究。
