《電子器件的電離輻射效應――從存儲器到圖像感測器》是2022年電子工業出版社出版的圖書。
基本介紹
- 書名：電子器件的電離輻射效應――從存儲器到圖像感測器
- 作者：馬爾塔·巴吉安、西蒙尼·傑拉爾丁
- 出版社：電子工業出版社
- 出版時間：2022年9月1日
- ISBN：9787121442063
內容簡介,圖書目錄,
內容簡介
本書完整地涵蓋了現代半導體的電離輻射效應，深入探討了抗輻射加固技術。首先介紹輻射效應的重要背景知識、物理機制、仿真輻射輸運的蒙特卡羅技術和電子器件的輻射效應。重點闡述以下內容：商用數字積體電路的輻射效應，包括微處理器、易失性存儲器（SRAM和DRAMD和快閃記憶體；數字電路、現場可程式門陣列（FPGA）和混合模擬電路中的軟錯誤效應、總劑量效應、位移損傷效應和設計加固解決方案；纖維光學和成像器件（包括CMOS圖像感測器和電荷耦合器件CCD）的輻射效應。
本書可給予剛進入本領域的研究人員指導，供電路設計者、系統設計者和可靠性工程師學習，也可以作為資深科學家和工程師的參考書。還可以作為該領域本科生、碩士生、博士生和教師學習或教授電子器件電離輻射效應基礎知識的參考書。
圖書目錄
第1章 電子器件輻射效應介紹
1.1 引言
1.2 輻射效應
1.2.1 空間
1.2.2 地球環境
1.2.3 人造輻射
1.3 電離總劑量效應
1.3.1 金屬-氧化物-半導體場效應電晶體（MOSFET）
1.3.2 雙極器件
1.4 位移損傷
1.5 單粒子效應
1.6 小結
參考文獻
第2章 輻射效應的蒙特卡羅仿真
2.1 引言
2.2 蒙特卡羅方法簡史
2.3 蒙特卡羅方法的定義
2.4 蒙特卡羅方法模擬半導體器件輻射效應的研究
2.4.1 單粒子效應
2.4.2 總劑量效應
2.4.3 位移損傷劑量效應
2.5 輻射輸運的蒙特卡羅仿真
2.5.1 蒙特卡羅方法輻射輸運和相互作用的定義
2.5.2 需要考慮的粒子和相互作用
2.5.3 電子輸運：簡史和截止能量
2.5.4 方差減小技術
2.5.5 輻射輸運蒙特卡羅仿真套用總結
2.6 蒙特卡羅工具示例
2.6.1 蒙特卡羅N粒子輸運碼
2.6.2 Geant
2.6.3 FLUKA
2.6.4 粒子和重離子輸運碼系統（PHITS）
2.7 小結
參考文獻
第3章 10nm級CMOS工藝製程SRAM多翻轉的完整指南
3.1 引言
3.2 實驗裝置
3.2.1 計數多翻轉的測試算法的重要性
3.2.2 測試設施
3.2.3 測試器件
3.3 實驗結果
3.3.1 MCU與輻射源的關係
3.3.2 MCU和阱工藝的關係：三阱的採用
3.3.3 MCU與重離子實驗中入射角的關係
3.3.4 MCU與工藝特徵尺寸的關係
3.3.5 MCU與設計的關係：阱接觸密度
3.3.6 MCU與電源電壓的關係
3.3.7 MCU與溫度的關係
3.3.8 MCU與位單元架構的關係
3.3.9 MCU與測試位置（LANSCE和TRIUMF）的關係
3.3.10 MCU與襯底的關係：體矽和絕緣體上矽
3.3.11 MCU與測試數據的關係
3.4 MCU發生的3D TCAD建模
3.4.1 有三阱工藝中的雙極效應
3.4.2 針對先進工藝最佳化敏感區域
3.5 一般性結論：影響MCU敏感度因素的排序
3.5.1 SEE敏感區域版圖
附錄3A
參考文獻
第4章 動態隨機存取存儲器中的輻射效應
4.1 引言
4.2 動態隨機存儲器基礎
4.2.1 工作原理
4.2.2 動態隨機存儲器的類型
4.3 輻照效應
4.3.1 單粒子效應（SEE）
4.3.2 總劑量效應
4.4 小結
參考文獻
第5章 快閃記憶體中的輻射效應
5.1 引言
5.2 浮柵技術
5.3 浮柵單元的輻照效應
5.3.1 總劑量輻照引起的位錯誤
5.3.2 單粒子效應引起的位錯誤
5.4 外圍電路中的輻照效應
5.4.1 電離總劑量效應
5.4.2 單粒子效應
5.5 小結
參考文獻
第6章 微處理器的輻射效應
6.1 引言
6.1.1 軟錯誤機制與作用電路
6.1.2 章節概述與結構
6.2 微處理器結構
6.2.1 流水線、隨機狀態和結構狀態
6.2.2 時鐘分布和I/O
6.2.3 SoC電路
6.3 微處理器常見輻射效應
6.4 微處理器中的單粒子效應
6.4.1 快取中的單粒子效應
6.4.2 暫存器中的單粒子效應
6.4.3 流水線和執行單元中的單粒子效應
6.4.4 頻率相關性
6.4.5 溫度效應
6.5 專題討論
6.5.1 SEE測試中的激勵源設計
6.5.2 利用最敏感組件探測SEE
6.5.3 片上網路和通信
6.5.4 微處理器中的多位翻轉（MBU）和角度效應
6.5.5 加固微處理器的輻射回響行為
6.5.6 複雜系統的測試
6.5.7 評估系統回響
6.6 小結
參考文獻
第7章 鎖存器和觸發器的軟錯誤加固設計
7.1 引言
7.1.1 未加固的鎖存器和觸發器
7.1.2 單粒子翻轉的機制
7.1.3 工藝加固
7.2 鎖存器和觸發器的軟錯誤電路加固設計技術
7.2.1 電路冗餘技術
7.2.2 時間冗餘技術
7.2.3 綜合加固策略
7.2.4 延遲單元電路
7.2.5 分類和比較
7.3 電路級加固分析技術
7.3.1 電路仿真建模
7.3.2 多節點電荷收集（MNCC）的加固技術
7.4 小結
參考文獻
第8章 利用三模冗餘電路保證SRAM型FPGA加固效果
8.1 引言
8.2 FPGA中單粒子翻轉（SEU）和多單元翻轉（MCU）數據概述
8.3 受TMR保護的FPGA電路
8.3.1 電路設計問題
8.3.2 條件約束問題
8.3.3 電路結構問題
8.4 跨域錯誤（DCE）
8.4.1 測試方法和設定
8.4.2 錯誤注入和加速器測試結果
8.4.3 結果與討論
8.4.4 DCE的機率
8.5 SBU與MCU的探測及設計難題
8.5.1 相關工作
8.5.2 STARC概述
8.5.3 案例研究：面積約束下最佳化可靠性
8.6 小結
參考文獻
第9章 模擬與混合信號積體電路的單粒子加固技術
9.1 引言
9.2 電荷收集減少
9.2.1 襯底工程
9.2.2 版圖加固技術
9.3 臨界電荷減少
9.3.1 冗餘技術
9.3.2 平均技術（模擬冗餘技術）
9.3.3 電阻去耦技
