《三維積體電路的布圖規劃/布局算法研究》是依託武漢理工大學,由徐寧擔任項目負責人的面上項目。
基本介紹
- 中文名:三維積體電路的布圖規劃/布局算法研究
- 項目類別:面上項目
- 項目負責人:徐寧
- 依託單位:武漢理工大學
- 負責人職稱:教授
- 批准號:60572015
- 研究期限:2006-01-01 至 2008-12-31
- 申請代碼:F0118
- 支持經費:24(萬元)
《三維積體電路的布圖規劃/布局算法研究》是依託武漢理工大學,由徐寧擔任項目負責人的面上項目。
《基於多電壓的三維積體電路布局規劃研究》是依託寧波大學,由儲著飛擔任負責人的國家自然科學基金資助青年科學基金項目。項目簡介 三維積體電路(3D-ICs)通過矽通孔(TSV)實現晶片層垂直方向上的堆疊,縮短了互連線長度、提升了晶片的集成度和性能,成為未來積體電路的重點發展方向。但晶片堆疊會使得功率密度大幅增加,帶來...
三維積體電路高速互連規劃: 利用確定性的最小自由度優先(LFF)算法,實現了固定框線下的2D匯流排驅動布圖。將現有的2D匯流排驅動的布圖規劃擴展到3D,實現了固定框線下的3D匯流排驅動布圖。提出了避免交叉的混合信號逃逸布線算法。一個兩階段堆疊式晶片的互連矩陣引腳分配算法。一種基於布線資源競爭的串擾最佳化層分配算法。
結合三維晶片的結構特點,提出了一種線長驅動的三維積體電路非線性規劃布局算法,其中包括四項新技術:層次式的二元結群算法;線長驅動的合法化算法;使用最小代價流的層分配方法以及非線性規劃布局算法加速策略。實驗表明所提出的三維積體電路非線性規劃布局技術可以有效地解決大規模三維積體電路的布局問題。 研究了力指向...
2.5 採用矽通孔重布局進行三維樹精化 2.5.1 算法簡介 2.5.2 可移動範圍 2.5.3 簡化熱分析 2.5.4 非線性規劃 2.5.5 整數線性規劃 2.5.6 快速整數線性規劃 2.6 實驗結果 2.6.1 實驗參數 2.6.2 樹構建結果 2.6.3 延時和線長分布 2.6.4 矽通孔重布局結果 2.6.5 矽...
針對3D積體電路遠比平面積體電路嚴重的散熱問題,在第3章總結了相關的熱分析和電源傳輸設計方法,簡述了解決相關瓶頸問題的方案。隨後,本書走向設計層面,在第4章介紹了帶有2D塊和3D塊的3D布局規划算法。在第5章介紹了幾種基於熱分析的3D全局布局技術,並通過實驗結果比較了多種3D布局技術。第6章針對的是3D集成...
343D積體電路垂直互連38 35小結42 第4章互連預測模型44 412D電路的互連預測模型44 423D IC的互連預測模型46 433D IC特性的推算49 44小結53 第5章3D IC物理設計技術54 51布圖規劃技術54 5113D IC的單步和多步布圖規劃方法比較55 5123D IC的多目標布圖...
在某些不規則的設計中,需要對布線通道進行一些特殊的設定,這些參數的設定也是布圖規劃中的組成部分。 在一些較為複雜的超大規模積體電路設計中,為了儘量減少時鐘信號線的偏差、提高晶片的性能,在布局之前便需要對時鐘網路進行規劃,此時的時鐘網路分布與普通的時鐘樹不同,它也是布圖規劃的重要組成部分是對晶片內部...
研究插入冗餘TSV和緩衝器的三維互連線延時與功耗的解析模型,提出同步改善互連延時與信號反射係數的TSV尺寸與布局最佳化算法。綜合考慮三維積體電路的耦合、延時與功耗的約束,研究套用多級路由技術實現三維積體電路的TSV密度最佳化分配技術,為三維集成技術套用於未來積體電路設計提供必要的理論和技術基礎。結題摘要 本項目研究...
該書根據積體電路晶片物理設計的流程,首先介紹積體電路物理設計中的基礎數學知識、數據結構和檔案格式,然後對物理設計中的各個階段進行詳細的論述,包括電路系統的劃分、布圖規劃和布局算法、格線布線算法、總體布線算法、通道布線算法、布圖領域最新的相關技術以及三維積體電路布圖等算法。
《超大規模積體電路布圖理論及算法》是科學出版社1998年出版的圖書,作者洪先龍。內容介紹 本書根據積體電路晶片版圖設計的流程,介紹了自動設計中各個階段的布圖算法,包括布圖規劃和布局算法、總體布線算法、區域布線算法、通道布線算法以及走線道分配、通孔最少化等其它布圖算法.本書覆蓋面廣,內容由淺入深,並...
《超大規模積體電路布圖理論與算法》是1998年科學出版社出版的圖書,作者 是洪先龍。內容簡介 本書根據積體電路晶片版圖設計的流程,介紹了自動設計中各個階段的布圖算法,包括布圖規劃和布局算法、總體布線算法、區域布線算法、通道布線算法以及走線道分配、通孔最少化等其它布圖算法.本書覆蓋面廣,內容由淺入深,...
提出了數模混合電路仿真的電晶體表格模型近似方法,表格模型集成在華大九天的EDA電路仿真工具Aeolus中。 (4)在三維積體電路最佳化設計方面,提出了基於多起始點數學規划算法的電路最佳化設計方法和基於貝葉斯最佳化的SRAM電路成品率最佳化設計方法。開發了模擬電路設計自動化工具,在上海安路信息科技有限公司、美國Intel、TI、AMS等...