高級FPGA設計

《高級FPGA設計》是2009年機械工業出版社出版的圖書，作者是(美國)(Stevekilts)克里茲。

基本介紹

• 書名：高級FPGA設計
• 作者：(美國)(Stevekilts)克里茲
• ISBN：9787111255475
• 定價：35
• 出版社：機械工業出版社
• 出版時間： 2009
• 開本：16

內容簡介

《高級FPGA設計-結構、實現也最佳化》以FPGA設計為主題，覆蓋了實踐過程中最可能遇到的深層次問題，並提供了經驗指導。在某些方面，《高級FPGA設計-結構、實現也最佳化》能夠取代有限的工業經歷，免去讀者學習的困難。這種先進的、實用的方法，成為此書的特色，這《高級FPGA設計-結構、實現也最佳化》把多年推廣到諸多公司和工程師團隊的經驗以及由專門的白皮書和套用要點匯集的許多知識進行濃縮，可以用來完善工程師的知識，幫助他們成為高級的FPGA設計者。

作者簡介

SteveKiltsSpectrumDesignSolutions公司的創始人之一，首席設計工程師。Steve擁有廣泛的FPGA設計經驗，包括套用在DSP、高速計算和匯流排體系結構、積體電路測試系統、工業自動化和控制、音頻、視頻、嵌入式微處理器、PCI、醫療系統設計，商業航空和ASIC原型。Steve和他的團隊已為部分財富100強公司和小型創業者們成功地完成了眾多項目。

目錄

譯者序

前言

第1章高速度結構設計

1.1高流量

1.2低時滯

1.3時序

1.3.1添加暫存器層次

1.3.2並行結構

1.3.3展平邏輯結構

1.3.4暫存器平衡

1.3.5重新安排路徑

1.4小結

第2章面積結構設計

2.1摺疊流水線

2.2基於控制的邏輯復用

2.3資源共享

2.4復位對面積的影響

2.4.1無復位的資源

2.4.2無置位的資源

2.4.3無同步復位的資源

2.4.4復位RAM

2.4.5利用置位/復位觸發器引腳

2.5小結

第3章功耗結構設計

3.1時鐘控制

3.1.1時鐘偏移

3.1.2控制偏移

3.2輸入控制

3.3減少供電電壓

3.4雙沿觸發觸發器

3.5修改終端

3.6小結

第4章設計實例：高級加密標準

4.1AES結構

4.1.1一級位元組代換

4.1.2零級行間移位

4.1.3兩個流水線級列混合

4.1.4一級輪密鑰加

4.1.5緊縮結構

4.1.6部分流水線結構

4.1.7完全流水線結構

4.2性能與面積

4.3其他的最佳化

第5章高級設計

5.1抽象設計技術

5.2圖形狀態機

5.3DSP設計

5.4軟硬體協同設計

5.5小結

第6章時鐘區域

6.1跨越時鐘區域

6.1.1準穩態

6.1.2解決方案一：相位控制

6.1.3解決方案二：雙跳技術

6.1.4解決方案三：FIFO結構

6.1.5分割同步模組

6.2在ASIC樣機中的門控時鐘

6.2.1時鐘模組

6.2.2選通移除

6.3小結

第7章設計實例：12S與SPDIF

7.1I2S

7.1.1協定

7.1.2硬體結構

7.1.3分析

7.2SPDIF

7.2.1協定

7.2.2硬體結構

7.2.3分析

第8章實現數學函式

8.1硬體除法

8.1.1乘法和移位

8.1.2疊代除法

8.1.3Goldschmidt方法

8.2泰勒和Mactaurin級數展開

8.3CORDIC算法

8.4小結

第9章設計實例：浮點單元

9.1浮點格式

9.2流水線結構

9.2.1Verilog實現

9.2.2資源和性能

第10章復位電路

10.1同步和異步復位

10.1.1完全異步復位的問題

10.1.2完全同步復位

10.1.3異步確立同步釋放

10.2混合復位類型

10.2.1不可復位觸發器

10.2.2內部產生復位

10.3多時鐘區域

10.4小結

第11章高級仿真

11.1測試台結構

11.1.1測試台元件

11.1.2測試台流程

11.2系統激勵

11.2.1MATLAB

11.2.2匯流排功能模型

11.3編碼覆蓋範圍

11.4門級仿真

11.5觸發覆蓋範圍

11.6運行時間陷阱

11.6.1時間刻度

11.6.2毛刺抑制

11.6.3組合延時模型

11.7小結

第12章綜合編碼

12.1判決樹

12.1.1特權與並行性

12.1.2完全條件

12.1.3多控制分支

12.2陷阱

12.2.1阻塞與非阻塞

12.2.2for環路

12.2.3組合環路

12.2.4推論的鎖存器

12.3設計組織

12.3.1分割

12.3.2參數化

12.4小結

第13章設計實例：安全散列算法

13.1SHA-1結構

13.2實現結果

第14章綜合最佳化

14.1速度與面積

14.2資源共享

14.3流水線、重新定時和暫存器平衡

14.3.1復位對暫存器平衡的影響

14.3.2重新同步暫存器

14.4有限狀態機編譯

14.5黑匣子

14.6物理綜合

14.6.1前向注釋和反向注釋

14.6.2基於圖形的物理綜合

14.7小結

第15章布圖

15.1設計分割

15.2關鍵路徑布圖

15.3布圖風險

15.4最佳布圖

15.4.1數據通道

15.4.2高扇出

15.4.3器件結構

15.4.4.可重用性

15.5減小功耗

15.6小結

第16章布局布線最佳化

16.1最佳化約束

16.2布局和布線之間的關係

16.3邏輯複製

16.4.跨層次最佳化

16.5I/O暫存器

16.6封裝因子

16.7映射邏輯到RAM

16.8暫存器排序

16.9布局種子

16.10指導布局和布線

16.11小結

第17章設計實例：微處理器

17.1SRC結構

17.2綜合最佳化

17.2.1速度與面積

17.2.2流水線

17.2.3物理綜合

17.3布圖最佳化

17.3.1分割布圖

17.3.2關鍵路徑布圖：提取1

17.3.3關鍵路徑布圖：提取2

第18章靜態時序分析

18.1標準分析

18.2鎖存器

18.3異步電路

18.4小結

第19章PCB的問題

19.1電源供電

19.1.1供電要求

19.1.2穩壓

19.2去耦電容

19.2.1概念

19.2.2計算數值

19.2.3電容器布局

19.3小結

附錄AAES密碼的流水線級

附錄BSRC處理器的頂層模組

參考文獻

……