目前， FPGA邏輯設計已經成為一個高度專業化的硬體設計領域，它需要設計者熟練地掌握設計工具，深刻理解FPGA的內在結構及靈活運用設計語言，從而能夠有效地完成複雜的設計任務。本書旨在系統地和讀者分享這些知識與經驗，幫助電子工程師和學生提高其FPGA設計技能。讀者可以從書中發現有價值的實用設計經驗，這些經驗在其他相關的教材中較少涉及。本書以Xilinx公司的FPGA和集成開發環境為套用背景，示例以Verilog HDL為設計語言。
基本介紹
- 書名：FPGA高手設計實戰真經100則
- 作者：葉夫根尼·斯塔維諾夫 (Evgeni Stavinov)
- 出版社：電子工業出版社
- 頁數：392頁
- 開本：16
- 品牌：電子工業出版社
- 外文名：100 Power Tips for FPGA Designers
- 譯者：朱江
- 出版日期：2013年10月1日
- 語種：簡體中文
- ISBN：7121215209
作者簡介,圖書目錄,序言,
作者簡介
Evgeni Stavinov 在FPGA領域已有十多年的工作經驗。在成為SerialTek LLC公司的硬體架構師之前，他在Xilinx、LeCroy、CATC等公司擔任過多種設計職位。Evgeni Stavinov 分別在以色列理工學院和南加州大學獲得電氣工程學士和碩士學位。除此之外，他還是OutputLogic.com的創辦者，該網站旨在為客戶提供各種高效率的設計工具。
圖書目錄
第1則 引言
第2則 FPGA發展現狀
第3則 FPGA的套用
第4則 FPGA結構
第5則 FPGA項目中包含的任務
第6則 FPGA設計工具概述
第7則 Xilinx的FPGA編譯流程
第8則 在命令行模式下使用Xilinx工具
第9則 Xilinx的環境變數
第10則 Xilinx ISE工具版本
第11則 不常用的Xilinx工具
第12則 關於Xilinx工具報告
第13則 命名規範
第14則 Verilog編碼風格
第15則 編寫用於FPGA的可綜合代碼
第16則 例化與推譯
第17則 Verilog和VHDL的混合使用
第18則 Verilog版本： Verilog95、 Verilog2001與SystemVerilog
第19則 HDL代碼編輯器
第20則 FPGA時鐘資源
第21則 時鐘設計方案
第22則 跨時鐘域
第23則 時鐘同步電路
第24則 使用FIFO
第25則 計數器
第26則 帶符號的算術運算
第27則 狀態機
第28則 使用Xilinx DSP48原語
第29則 復位方案
第30則 設計移位暫存器
第31則 外部設備接口
第32則 使用查找表和進位鏈
第33則 流水線設計
第34則 使用嵌入式存儲器
第35則 了解FPGA比特流結構
第36則 FPGA配置
第37則 FPGA的重構
第38則 估計設計規模
第39則 估計設計速度
第40則 FPGA的功耗估計
第41則 引腳分配
第42則 熱分析
第43則 FPGA的成本估計
第44則 GPGPU與FPGA
第45則 ASIC向FPGA的移植
第46則 ASIC和FPGA的設計差異
第47則 硬體模擬器與原型驗證平台
第48則 ASIC移植中的FPGA晶片劃分
第49則 時鐘系統的移植
第50則 鎖存器的移植
第51則 組合邏輯的移植
第52則 不可綜合邏輯的移植
第53則 存儲器的建模
第54則 高阻態邏輯的移植
第55則 驗證移植後的設計
第56則 FPGA設計驗證
第57則 FPGA仿真類型
第58則 如何提高仿真工具的性能
第59則 仿真和綜合結果不一致的原因
第60則 如何選擇仿真工具
第61則 商用仿真工具與開源仿真工具
第62則 測試平台的設計
第63則 仿真的最佳實踐
第64則 仿真性能的評估
第65則 基於FPGA架構的處理器
第66則 乙太網IP核
第67則 網路套用設計
第68則 IP核的選擇
第69則 IP核的保護
第70則 IP核的接口匯流排
第71則 串列和並行CRC
第72則 擾碼器、 偽隨機二進制序列（PRBS）和多輸入移位暫存器（MISR）
第73則 具有安全套用的核
第74則 存儲器控制器
第75則 USB核
第76則 PCI Express核
第77則 其他IP核和功能塊
第78則 減少FPGA的編譯時間
第79則 設計面積最佳化： 工具選項
第80則 設計面積最佳化： 編碼風格
第81則 設計功耗最佳化
第82則 FPGA的設計開發
第83則 PCB檢查工具
第84則 協定分析工具和訓練器
第85則 FPGA配置中遇到的問題
第86則 使用ChipScope工具
第87則 使用FPGA編輯器
第88則 使用Xilinx系統監視器
第89則 FPGA錯誤分析
第90則 時序約束
第91則 執行時序分析
第92則 時序收斂流程
第93則 時序收斂： 工具選項
第94則 時序收斂： 約束和編碼風格
第95則 FPGA的布局規劃藝術
第96則 布局規劃存儲器和FIFO
第97則 編譯管理和持續集成
第98則 Verilog處理和設計流程腳本語言
第99則 報告和設計分析工具
第100則 其他可參考資源
縮略語
第2則 FPGA發展現狀
第3則 FPGA的套用
第4則 FPGA結構
第5則 FPGA項目中包含的任務
第6則 FPGA設計工具概述
第7則 Xilinx的FPGA編譯流程
第8則 在命令行模式下使用Xilinx工具
第9則 Xilinx的環境變數
第10則 Xilinx ISE工具版本
第11則 不常用的Xilinx工具
第12則 關於Xilinx工具報告
第13則 命名規範
第14則 Verilog編碼風格
第15則 編寫用於FPGA的可綜合代碼
第16則 例化與推譯
第17則 Verilog和VHDL的混合使用
第18則 Verilog版本： Verilog95、 Verilog2001與SystemVerilog
第19則 HDL代碼編輯器
第20則 FPGA時鐘資源
第21則 時鐘設計方案
第22則 跨時鐘域
第23則 時鐘同步電路
第24則 使用FIFO
第25則 計數器
第26則 帶符號的算術運算
第27則 狀態機
第28則 使用Xilinx DSP48原語
第29則 復位方案
第30則 設計移位暫存器
第31則 外部設備接口
第32則 使用查找表和進位鏈
第33則 流水線設計
第34則 使用嵌入式存儲器
第35則 了解FPGA比特流結構
第36則 FPGA配置
第37則 FPGA的重構
第38則 估計設計規模
第39則 估計設計速度
第40則 FPGA的功耗估計
第41則 引腳分配
第42則 熱分析
第43則 FPGA的成本估計
第44則 GPGPU與FPGA
第45則 ASIC向FPGA的移植
第46則 ASIC和FPGA的設計差異
第47則 硬體模擬器與原型驗證平台
第48則 ASIC移植中的FPGA晶片劃分
第49則 時鐘系統的移植
第50則 鎖存器的移植
第51則 組合邏輯的移植
第52則 不可綜合邏輯的移植
第53則 存儲器的建模
第54則 高阻態邏輯的移植
第55則 驗證移植後的設計
第56則 FPGA設計驗證
第57則 FPGA仿真類型
第58則 如何提高仿真工具的性能
第59則 仿真和綜合結果不一致的原因
第60則 如何選擇仿真工具
第61則 商用仿真工具與開源仿真工具
第62則 測試平台的設計
第63則 仿真的最佳實踐
第64則 仿真性能的評估
第65則 基於FPGA架構的處理器
第66則 乙太網IP核
第67則 網路套用設計
第68則 IP核的選擇
第69則 IP核的保護
第70則 IP核的接口匯流排
第71則 串列和並行CRC
第72則 擾碼器、 偽隨機二進制序列（PRBS）和多輸入移位暫存器（MISR）
第73則 具有安全套用的核
第74則 存儲器控制器
第75則 USB核
第76則 PCI Express核
第77則 其他IP核和功能塊
第78則 減少FPGA的編譯時間
第79則 設計面積最佳化： 工具選項
第80則 設計面積最佳化： 編碼風格
第81則 設計功耗最佳化
第82則 FPGA的設計開發
第83則 PCB檢查工具
第84則 協定分析工具和訓練器
第85則 FPGA配置中遇到的問題
第86則 使用ChipScope工具
第87則 使用FPGA編輯器
第88則 使用Xilinx系統監視器
第89則 FPGA錯誤分析
第90則 時序約束
第91則 執行時序分析
第92則 時序收斂流程
第93則 時序收斂： 工具選項
第94則 時序收斂： 約束和編碼風格
第95則 FPGA的布局規劃藝術
第96則 布局規劃存儲器和FIFO
第97則 編譯管理和持續集成
第98則 Verilog處理和設計流程腳本語言
第99則 報告和設計分析工具
第100則 其他可參考資源
縮略語
序言
本書是由Evgeni Stavinov所著的用於分享FPGA設計經驗與技巧的參考書。Evgeni Stavinov有超過十年的FPGA設計經驗，曾經供職於多家國際知名公司，使用FPGA完成過大量工程設計項目。我們受電子工業出版社委託，組織對該書進行了翻譯。
目前國內關於FPGA設計方面的書籍已經比較多了，這些書籍大多是將Verilog HDL或VHDL語法知識和FPGA設計結合起來進行內容組織的。本書面向的是希望提高FPGA設計技巧的電子工程師和相關專業的本科高年級學生。書中沒有對基本語法知識進行過多介紹，而是根據作者長期的工程實踐經驗，在FPGA設計工具使用、工程中需要注意的語法要點、設計綜合與物理實現、FPGA選型、設計仿真與驗證、IP核心的使用、設計最佳化、布局布線與時序收斂等多個方面總結歸納了100個常見的問題和知識點。對於每個問題和知識點，本書不但進行了專門的討論和分析，還給出了針對性非常強的示例供讀者參考，大大提高了本書的實用性。這類書籍目前在國內還非常缺乏。
現在，無論是在針對客戶的一線支持中，還是在高校的一線教學中，我們發現簡單地羅列一些FPGA設計知識已經遠遠不能解決實際套用中的各種問題。如何採用更好的設計流程，如何對產生的問題進行定位，如何高效地使用開發工具，已經成為整個工業界和學術界日益高漲的呼聲。為了提高一線工程師的理論水平和實際開發水平，為了能夠讓高校教學和業界需求更加接軌，我們邀請了來自於不同領域的專家和學者，將業界優秀的開發理念和流程介紹給大家。
安富利電子元件(Avnet Electronics Marketing)是安富利公司(Avnet, Inc.)旗下的運營機構，是全球最大的電子元件分銷商之一，同時也是Xilinx 全球的戰略合作夥伴，致力於Xilinx FPGA在全球的市場推廣和技術支持工作。安富利Xilinx中國團隊負責組織了本書的翻譯工作。其中安富利公司的 FPGA設計方法學技術專家朱江完成了第41~70則的翻譯工作，尹廷輝、喬廬峰、薛紅三位長期工作在教學一線的老師分別完成了第1~40則及第71~100則的翻譯工作，喬廬峰對重點內容進行了審校。同時也十分感謝安富利公司的高級技術市場經理陳志勇博士對全書進行了最後審校並提出了寶貴意見。
鑒於時間緊迫和譯者水平有限，本書涉及知識面又較為廣泛，因此譯文中難免有錯誤之處，敬請讀者批評指正。
前 言
雖然在整個職業生涯中編寫過大量的技術文檔，在各種周刊上發表過很多技術文章，也經常更新我的技術部落格，但是我從來沒有想過有一天能成為這本書的作者。從某種程度上來說，在FPGA設計領域我確實積累了不少的設計經驗和專業知識，因此我想應該和大家分享一下我的心得體會。
撰寫好一本書需要和工程設計完全不同的技能，你需要付出時間，並且進行訓練才能夠逐漸駕馭，特別是對於像我這種習慣使用“程式語言”而不是“自然語言”的工程師。除此之外，寫出一本能夠讓大家喜歡的書，也需要相當的智慧和經驗。
為此我感謝所有給我提供各種幫助的同事和朋友，他們有些提供了非常有價值的想法，有些幫助我審閱了其中的內容，甚至幫我修改了手稿。我衷心地感謝來自SerialTek公司的同事、Xilinx公司的同事、技術部落格的博主們，以及所有給予我幫助的人們。
Evgeni Stavinov
作 者 簡 介
Evgeni Stavinov 在FPGA領域已有十多年的工作經驗。在成為SerialTek LLC公司的硬體架構師之前，他在Xilinx、LeCroy、CATC等公司擔任過多種設計職位。Evgeni Stavinov 分別在以色列理工學院和南加州大學獲得電氣工程學士和碩士學位。除此之外，他還是OutputLogic.com的創辦者，該網站旨在為客戶提供各種高效率的設計工具。
目前國內關於FPGA設計方面的書籍已經比較多了，這些書籍大多是將Verilog HDL或VHDL語法知識和FPGA設計結合起來進行內容組織的。本書面向的是希望提高FPGA設計技巧的電子工程師和相關專業的本科高年級學生。書中沒有對基本語法知識進行過多介紹，而是根據作者長期的工程實踐經驗，在FPGA設計工具使用、工程中需要注意的語法要點、設計綜合與物理實現、FPGA選型、設計仿真與驗證、IP核心的使用、設計最佳化、布局布線與時序收斂等多個方面總結歸納了100個常見的問題和知識點。對於每個問題和知識點，本書不但進行了專門的討論和分析，還給出了針對性非常強的示例供讀者參考，大大提高了本書的實用性。這類書籍目前在國內還非常缺乏。
現在，無論是在針對客戶的一線支持中，還是在高校的一線教學中，我們發現簡單地羅列一些FPGA設計知識已經遠遠不能解決實際套用中的各種問題。如何採用更好的設計流程，如何對產生的問題進行定位，如何高效地使用開發工具，已經成為整個工業界和學術界日益高漲的呼聲。為了提高一線工程師的理論水平和實際開發水平，為了能夠讓高校教學和業界需求更加接軌，我們邀請了來自於不同領域的專家和學者，將業界優秀的開發理念和流程介紹給大家。
安富利電子元件(Avnet Electronics Marketing)是安富利公司(Avnet, Inc.)旗下的運營機構，是全球最大的電子元件分銷商之一，同時也是Xilinx 全球的戰略合作夥伴，致力於Xilinx FPGA在全球的市場推廣和技術支持工作。安富利Xilinx中國團隊負責組織了本書的翻譯工作。其中安富利公司的 FPGA設計方法學技術專家朱江完成了第41~70則的翻譯工作，尹廷輝、喬廬峰、薛紅三位長期工作在教學一線的老師分別完成了第1~40則及第71~100則的翻譯工作，喬廬峰對重點內容進行了審校。同時也十分感謝安富利公司的高級技術市場經理陳志勇博士對全書進行了最後審校並提出了寶貴意見。
鑒於時間緊迫和譯者水平有限，本書涉及知識面又較為廣泛，因此譯文中難免有錯誤之處，敬請讀者批評指正。
前 言
雖然在整個職業生涯中編寫過大量的技術文檔，在各種周刊上發表過很多技術文章，也經常更新我的技術部落格，但是我從來沒有想過有一天能成為這本書的作者。從某種程度上來說，在FPGA設計領域我確實積累了不少的設計經驗和專業知識，因此我想應該和大家分享一下我的心得體會。
撰寫好一本書需要和工程設計完全不同的技能，你需要付出時間，並且進行訓練才能夠逐漸駕馭，特別是對於像我這種習慣使用“程式語言”而不是“自然語言”的工程師。除此之外，寫出一本能夠讓大家喜歡的書，也需要相當的智慧和經驗。
為此我感謝所有給我提供各種幫助的同事和朋友，他們有些提供了非常有價值的想法，有些幫助我審閱了其中的內容，甚至幫我修改了手稿。我衷心地感謝來自SerialTek公司的同事、Xilinx公司的同事、技術部落格的博主們，以及所有給予我幫助的人們。
Evgeni Stavinov
作 者 簡 介
Evgeni Stavinov 在FPGA領域已有十多年的工作經驗。在成為SerialTek LLC公司的硬體架構師之前，他在Xilinx、LeCroy、CATC等公司擔任過多種設計職位。Evgeni Stavinov 分別在以色列理工學院和南加州大學獲得電氣工程學士和碩士學位。除此之外，他還是OutputLogic.com的創辦者，該網站旨在為客戶提供各種高效率的設計工具。
