基本介紹
- 書名：FPGA技術開發－高級篇
- 作者：李洪濤、顧陳、朱曉華
- ISBN：978-7-118-08903-5
- 類別：TP332.1
- 頁數：249頁
- 定價：49.00
- 出版社：國防工業出版社
- 出版時間：2013年9月
- 裝幀：平裝
- 開本：16
基本信息,內容簡介,目錄信息,
基本信息
書名FPGA技術開發－高級篇
書號978-7-118-08903-5
作者李洪濤、顧陳、朱曉華
出版時間2013年9月
版次1版1次
開本16
裝幀平裝
出版基金
頁數249
字數369
中圖分類TP332.1
叢書名
定價49.00
內容簡介
本書系統介紹了利用EDA軟體開發FPGA的基本流程，FPGA高級開發技術以及FPGA發展的趨勢等。全書內容主要包括第三方EDA軟體介紹。Xilinx公司開發軟體ISE 簡介；利用嵌入式邏輯分析儀調試FPGA 的方法與技巧；FPGA 底層開發技術——源語、約束與偽指令的設計；對Xilinx公司IP軟核與嵌入式硬體資源的介紹；結合開發實例詳細介紹FPGA在通信系統中的套用等。本書第1 章到第3 章介紹利用EDA 軟體開發、調試FPGA 的基本流程，第4 章介紹源語、約束與偽指令等FPGA 高級開發技術；第5 章介紹利用IP 軟核簡化 FPGA 設計的方法；第6 章介紹FPGA 發展的趨勢——嵌入式硬體資源；第7 章介紹FPGA在通信系統中的套用以及開發實例。全書內容豐富、結構合理、圖文並茂，便於實施系統教學。本書可以作為高等工科院校電類專業的教學用書，也可用於自學或供工程技術人員參考。
目錄信息
第1章 第三方EDA工具 1
1.1 Modelsim及其套用——前仿真、後仿真的作用與區別 1
1.1.1 仿真的意義與Modelsim軟體 1
1.1.2 測試向量 2
1.1.3 利用Modelsim進行仿真 25
1.2 Synplify / Synplify Pro 及其套用 32
1.2.1 Synplify / Synplify Pro 簡介 32
1.2.2 利用Synplify/Synplify Pro進行綜合設計與約束的設定 36
1.3 Debussy 及其套用 40
1.3.1 Debussy簡介 40
1.3.2 利用Debussy進行調試 44
習題 50
第2章 Xilinx開發設計軟體ISE介紹——廠商的開發軟體 51
2.1 ISE開發軟體簡介 51
2.2 ISE開發流程 52
2.2.1 新建項目 52
2.2.2 選擇器件 53
2.2.3 添加源檔案 55
2.2.4 引腳分配 60
2.2.5 項目執行 61
2.2.6 配置bit檔案 61
2.3 綜合與實現（Synthesize–XST and Implement Design） 62
2.3.1 Synthesize–XST（Xilinx Synthesis Technology） 62
2.3.2 Implement Design 64
2.4 利用ISE軟體對E
2
PROM的配置 67
習題 75
VI
第3章 嵌入式邏輯分析儀的套用——一種高級的調試手段 76
3.1 嵌入式邏輯分析儀的意義 76
3.2 Xilinx公司的嵌入式邏輯分析儀ChipScope Pro 77
3.2.1 Chipscope Pro 簡介 77
3.2.2 Chipscope Pro 的構成 77
3.2.3 Chipscope Pro 設計流程 78
習題 89
第4章 偽指令、源語與約束設計——FPGA高級設計 90
4.1 偽指令、源語與約束的意義 90
4.1.1 偽指令 90
4.1.2 源語 90
4.1.3 約束 91
4.2 偽指令——Xilinx中偽指令的設計 91
4.2.1 Xilinx中的編譯偽指令 91
4.2.2 Xilinx中的綜合偽指令 95
4.3 源語——Xilinx中源語的設計 100
4.3.1 Xilinx中的源語 100
4.3.2 源語設計實例 100
4.4 約束——Xilinx中約束的設計 122
4.4.1 Xilinx中的約束檔案 122
4.4.2 約束設計實例 123
習題 127
第5章 IP軟核的設計——簡化設計的一種方法 128
5.1 FPGA的IP軟核簡介 128
5.1.1 IP軟核簡介 128
5.1.2 IP軟核生成器 128
5.2 移位暫存器IP軟核 130
5.2.1 模組簡介 130
5.2.2 模組特點 130
5.2.3 模組模型 130
5.2.4 配置方式 130
5.3 8B/10B編解碼軟核 134
5.3.1 模組簡介 134
5.3.2 算法原理 134
5.3.3 模組特點 135
5.3.4 功能模組 135
5.3.5 配置方式 136
5.4 CORDIC算法IP軟核 137
5.4.1 算法簡介 137
5.4.2 算法原理 137
5.4.3 模組特點 138
5.4.4 引腳定義 139
5.4.5 配置方式 139
5.5 DDS算法IP軟核 143
5.5.1 模組簡介 143
5.5.2 算法原理 143
5.5.3 模組特點 144
5.5.4 配置方式 144
5.6 PCI接口IP軟核 148
5.6.1 接口簡介 148
5.6.2 模組特點 149
5.6.3 匯流排命令與時序 149
5.6.4 配置方式 151
5.7 DDR II接口IP軟核 153
5.7.1 DDR II簡介 153
5.7.2 模組特點 154
5.7.3 硬體框圖 154
5.7.4 配置方式 155
習題 160
第6章 嵌入式硬體資源——FPGA的發展趨勢之一 161
6.1 嵌入式硬體資源的發展現狀 161
6.2 DSP資源 161
6.2.1 嵌入式DSP簡介 161
6.2.2 DSP48 Tile簡介 162
6.2.3 DSP48 Slice模型 164
VIII
6.3 時鐘及鎖相環資源 165
6.3.1 時鐘及鎖相環簡介 165
6.3.2 鎖相環 166
6.3.3 時鐘管理器 166
6.3.4 時鐘管理模組 168
6.4 存儲器資源 169
6.4.1 嵌入式存儲器簡介 169
6.4.2 Block RAM特點 169
6.4.3 Block RAM連線埠模型 170
6.5 高速收發器資源 171
6.5.1 SERDES技術簡介 171
6.5.2 SERDES接口組成 171
6.5.3 GTX/GTP結構 172
6.6 乙太網MAC資源 174
6.6.1 乙太網MAC簡介 174
6.6.2 乙太網MAC結構 174
6.6.3 接口配置 176
6.7 嵌入式處理器PowerPC資源 177
6.7.1 嵌入式PowerPC簡介 177
6.7.2 PowerPC硬體結構 178
6.7.3 PowerPC的匯流排接口 179
6.7.4 PowerPC指令集 179
6.8 可擴展處理平台-Zynq系列 180
6.8.1 可擴展處理平台簡介 180
6.8.2 Zynq系列硬體結構 180
6.8.3 Zynq系列資源 181
6.8.4 Zynq開發流程 182
習題 182
第7章 FPGA在通信系統中的套用 183
7.1 M序列發生器的FPGA設計實例 183
7.1.1 M序列的特點及套用 183
7.1.2 M序列產生的原理 183
7.1.3 利用FPGA設計M序列發生器 186
7.1.4 Modelsim仿真與Chipscope調試 187
7.2 DDS直接頻率合成器的FPGA設計實例 188
7.2.1 DDS 基本原理及性能特點 188
7.2.2 DDS 的工作原理 189
7.2.3 利用FPGA設計DDS直接頻率合成器 192
7.2.4 Modelsim仿真與Chipscope調試 194
7.3 循環冗餘校驗CRC的FPGA設計實例 196
7.3.1 循環冗餘校驗CRC的基本原理及性能特點 196
7.3.2 CRC的實現方法 198
7.3.3 利用FPGA設計循環冗餘校驗CRC 199
7.3.4 Modelsim仿真與Chipscope調試 202
7.4 MDIO接口的FPGA設計實例 203
7.4.1 PHY 晶片及MDIO接口簡介 203
7.4.2 利用FPGA設計MDIO接口 205
7.4.3 Modelsim仿真與Chipscope調試 213
7.5 MAC接口的FPGA設計實例 214
7.5.1 MAC接口的基本原理及套用 214
7.5.2 利用FPGA設計MAC接口 215
7.5.3 Modelsim仿真與chipscope調試 240
習題 247
參考文獻 248"
