電子束曝光系統

電子束曝光（electron beam lithography）指使用電子束在表面上製造圖樣的工藝，是光刻技術的延伸套用。電子束曝光系統（electron beam lithography system）即用於實現電子束曝光的系統。

基本介紹

• 中文名：電子束曝光系統
• 外文名：electron beam lithography system
• 領域：電子工程

簡介

電子束曝光（electron beam lithography）指使用電子束在表面上製造圖樣的工藝，是光刻技術的延伸套用。

光刻技術的精度受到光子在波長尺度上的散射影響。使用的光波長越短，光刻能夠達到的精度越高。根據德布羅意的物質波理論，電子是一種波長極短的波。這樣，電子束曝光的精度可以達到納米量級，從而為製作納米線提供了很有用的工具。電子束曝光需要的時間長是它的一個主要缺點。為了解決這個問題，納米壓印術應運而生。

電子束曝光在半導體工業中被廣泛使用於研究下一代超大規模積體電路。

光刻

光刻（英語：photolithography）是半導體器件製造工藝中的一個重要步驟，該步驟利用曝光和顯影在光刻膠層上刻畫幾何圖形結構，然後通過刻蝕工藝將光掩模上的圖形轉移到所在襯底上。這裡所說的襯底不僅包含矽晶圓，還可以是其他金屬層、介質層，例如玻璃、SOS中的藍寶石。

概述

以襯底上金屬連線的刻蝕為例講解光刻過程。

首先，通過金屬化過程，在矽襯底上布置一層僅數納米厚的金屬層。然後在這層金屬上覆上一層光刻膠。這層光阻劑在曝光（一般是紫外線）後可以被特定溶液（顯影液）溶解。使特定的光波穿過光掩膜照射在光刻膠上，可以對光刻膠進行選擇性照射（曝光）。然後使用前面提到的顯影液，溶解掉被照射的區域，這樣，光掩模上的圖形就呈現在光刻膠上。通常還將通過烘乾措施，改善剩餘部分光刻膠的一些性質。

上述步驟完成後，就可以對襯底進行選擇性的刻蝕或離子注入過程，未被溶解的光刻膠將保護襯底在這些過程中不被改變。

刻蝕或離子注入完成後，將進行光刻的最後一步，即將光刻膠去除，以方便進行半導體器件製造的其他步驟。通常，半導體器件製造整個過程中，會進行很多次光刻流程。生產複雜積體電路的工藝過程中可能需要進行多達50步光刻，而生產薄膜所需的光刻次數會少一些。

光刻膠

光刻中採用的感光物質被稱為光刻膠，主要分為正光刻膠和負光刻膠兩種。正光刻膠未被光照的部分在顯影后會被保留，而負光刻膠被感光的部分在顯影后會被保留。光刻膠不僅需要對指定的光照敏感，還需要在之後的金屬刻蝕等過程中保持性質穩定。不同的光刻膠一般具有不同的感光性質，有些對所有紫外線光譜感光，有些只對特定的光譜感光，也有些對X射線或者對電子束感光。光刻膠需要保存在特殊的遮光器皿中。

超大規模積體電路

超大規模積體電路（英語：very-large-scale integration，縮寫：VLSI），是一種將大量電晶體組合到單一晶片的積體電路，其集成度大於大規模積體電路。集成的電晶體數在不同的標準中有所不同。從1970年代開始，隨著複雜的半導體以及通信技術的發展，積體電路的研究、發展也逐步展開。計算機里的控制核心微處理器就是超大規模積體電路的最典型實例，超大規模積體電路設計（VLSI design），尤其是數字積體電路，通常採用電子設計自動化的方式進行，已經成為計算機工程的重要分支之一。

歷史

在1920年代，一些發明家試圖掌握控制固態二極體中電流的方法，他們的構想在後來的雙極性電晶體中得以實現。然而，他們的構想直到第二次世界大戰結束之後才得以實現。在戰爭時期，人們把精力集中在製造雷達這樣的軍工產品，因此電子工業的發展並不如之後那樣迅猛，不過人們對於半導體物理學的了解逐漸增加，製造工藝水平也逐漸提升。戰後，許多科學家重新開始從事固態電子器件的研究。1947年，著名的貝爾實驗室成功地研製了電晶體。自此，電子學的研究方向從真空管轉向到了固態電子器件。

電晶體在當時看來具有小型、高效的特點。1950年代，一些電子工程師希望以電晶體為基礎，研製比以前更高級、複雜的電路充滿了期待。然而，隨著電路複雜程度的提升，技術問題對器件性能的影響逐漸引起了人們的注意。

像計算機主機板這樣複雜的電路，往往對於回響速度有較高的要求。如果計算機的元件過於龐大，或者不同元件之間的導線太長，電信號就不能夠在電路中以足夠快的速度傳播，這樣會造成計算機工作緩慢，效率低下，甚至引起邏輯錯誤。

1958年，德州儀器的傑克·基爾比找到了上述問題的解決方案。他提出，可以把電路中的所有元件和晶片用同一半導體材料塊製成。當時他的同事們正在度假，他們結束度假後，基爾比立即展示了他的新設計。隨後，他研製了一個這種新型電路的測試版本。1958年9月，第一個積體電路研製成功。儘管這個積體電路在現在看來還非常粗糙，而且存在一些問題，但積體電路在電子學史上確實是個創新的概念。通過在同一材料塊上集成所有元件，並通過上方的金屬化層連線各個部分，就不再需要分立的獨立元件了，這樣，就避免了手工組裝元件、導線的步驟。此外，電路的特徵尺寸大大降低。隨著電子設計自動化的逐步發展，製造工藝中的許多流程可以實現自動化控制。自此，把所有元件集成到單一矽片上的想法得以實現，小規模積體電路（Small Scale Integration, SSI）時代始於1960年代早期，後來歷經中規模積體電路（Medium Scale Integration, MSI，1960年晚期）、大規模積體電路和超大規模積體電路（1980年早期）。超大規模積體電路的電晶體數量可以達到10,000個（現在已經高達1,000,000個）。

發展現狀

截至2016年晚期，數十億級別的電晶體處理器已經普遍。隨著半導體製造工藝從10納米水平躍升到下一步7納米，會遇到諸如量子穿隧效應之類的挑戰。值得注意的例子是英偉達的GeForce 10系列，代號‘NVIDIA TITAN X’的圖形處理器的顯示核心，採用了全部120億個電晶體來處理數字邏輯。而Itanium的大多數電晶體是用來構成其3千兩百萬位元組的三級快取。Intel Core i7處理器的晶片集成度達到了14億個電晶體。目前所採用的設計與早期不同的是它廣泛套用電子設計自動化工具，設計人員可以把大部分精力放在電路邏輯功能的硬體描述語言表達形式，而功能驗證、邏輯仿真、邏輯綜合、布局、布線、版圖等可以由計算機輔助完成。