《在高維參數空間中積體電路性能分布分析方法研究》是依託復旦大學，由嚴昌浩擔任項目負責人的面上項目。
基本介紹
- 中文名：在高維參數空間中積體電路性能分布分析方法研究
- 依託單位：復旦大學
- 項目類別：面上項目
- 項目負責人：嚴昌浩
項目摘要,結題摘要,
項目摘要
工藝偏差導致流片後的實際電路參數偏離設計值，因此僅考慮設計值這一點的性能已不能滿足設計者的需求，他們更關心電路參數擾動時電路性能如何褪化、成品率如何分布、以及參數空間中性能指標完整的分布圖像。研究電路性能分布，已成為提升成品率的關鍵問題。本項目以模擬電路魯棒穩定性和數字電路中SRAM存儲器單元失效問題作為切入點，分析高維參數空間中電路性能分布。現有控制論的魯棒穩定理論無法直接使用，指數爆炸的蒙特卡羅法難以套用於高維，符號仿真法難以套用於高階電路穩定性分析。本項目提出利用區間計算的約束滿足問題求解方法和高效空間切分技術，以參數空間中的超立方體切分代替蒙特卡羅法中的點採樣，分析模擬電路的穩定性、穩定裕度、增益/相位裕度等性能分布；針對存儲器單元失效分布分析的特殊困難，提出利用自適應多層次滑動視窗方法快速尋找失效邊界並統計失效機率。本項目將為電路性能分布分析提供新思路和方法。
結題摘要
在20納米以下工藝節點，工藝擾動對積體電路性能影響巨大，導致晶片成品率大幅降低。考慮工藝偏差下超大規模積體電路性能分布分析是提升晶片成品率的關鍵問題。本項目從高維工藝擾動下電路成品率分析；晶片成品率提升技術、化學機械拋光工藝建模與寄生參數提取技術；納米工藝下光刻工藝版圖劃分技術等三個方面展開研究工作，取得了一系列具有國際前沿水平的創新性研究成果。1、在成品率分析中，針對SRAM成品率分析的特殊困難，提出了自適應格線劃分和滑動視窗技術，可獲得參數空間所有失效邊界，為電路最佳化提供依據；提出多起始點重要性採樣技術，可分析高達384維空間的失效率，採樣效率與維度呈線性關係。2、在成品率提升技術中，採用序列二次規劃方法求解啞元金屬填充問題，獲得更高填充質量以提升晶片成品率；提出採用光滑化粒子流體動力學方法對化學機械拋光工藝建模，首次數值計算定量驗證材料移除速率與研磨粒濃度關係；提出BIE-WOS算法求解互連線寄生電容提取問題，能在約5120個CPU核上保持近線性加速比。3、納米工藝下光刻工藝版圖劃分技術中，提出了多重曝光光刻工藝、電子束光刻與多重圖案混合曝光工藝的高效版圖分解方法、帶投影電子束光刻字元盤最佳化設計方法等。這些方法顯著提升20/14/7納米工藝下積體電路的可製造性和成品率。 本項目共發表論文10篇，其中SCI收錄6篇、EI收錄4篇。EDA 領域最具影響力期刊IEEE Trans. on CAD論文1篇；IEEE Trans. on VLSI論文1篇；SIAM Journal on Scientific Computing (SCI一區)論文1篇；Communications In Computational Physics論文1篇；Journal ACM Trans. on DAES (TODAES) 論文1篇， Integration, the VLSI journal論文1篇。EDA 領域最具影響力的國際會議ICCAD論文2篇、ASP-DAC 論文2篇。ICCAD’2013論文獲IEEE/ACM William J. McCalla最佳論文提名。申請國家發明專利9項。啞元金屬填充算法已集成到國內最大的EDA公司華大九天軟體有限公司的軟體系統中。
