呂杭炳

呂杭炳，中國科學院微電子研究所研究員。研究方向是新型半導體存儲器；氧化物TFT；納米加工。

基本介紹

• 中文名：呂杭炳
• 國籍：中國
• 畢業院校：復旦大學、山東大學 
• 性別：男
• 職 稱：研究員

人物經歷

教育背景

2004.9－2009.1 復旦大學 博士：微電子學與固體電子學

2000.9－2004.7 山東大學 學士：套用物理專業

工作簡歷

2016- 中國科學院微電子研究所，研究員

2012-2016 中國科學院微電子研究所，副研究員

2010-2012 中國科學院微電子研究所，助理研究員

研究方向

新型半導體存儲器、氧化物TFT、納米加工、新型不揮發存儲器集成及套用、神經元計算網路。

主要成就

代表論著

（1） Hybrid 1T e-DRAM and e-NVM Realized in One 10 nm node Ferro FinFET device with Charge Trapping and Domain Switching Effects, Electron Devices Meeting (IEDM), IEEE International, 2018, 通訊作者

（2） 40× times Retention Improvement by Eliminating Resistance Relaxation with High Temperature Forming in 28 nm RRAM Chip, Electron Devices Meeting (IEDM), IEEE International, 2018, 通訊作者

（3） Analysis of tail bits generation of multilevel storage in resistive switching memory, Chin. Phys. B, 2018, 通訊作者

（4） Unveiling the Switching Mechanism of a TaOx/HfO2 Self-selective Cell by Probing the Trap Profiles with RTN Measurements, IEEE Electron Device Letters, 2018, 通訊作者

（5） Switching and Failure Mechanism of Self-Selective Cell in 3D VRRAM by RTN-Based Defect Tracking Technique, IEEE International Memory Workshop, 2018, 通訊作者

（6） Self-Rectifying and Forming-Free Resistive-Switching Device for Embedded Memory Application, IEEE Electron Device Letters, 2018, 通訊作者

（7） The Impact of RTN Signal on Array Level Resistance Fluctuation of Resistive Random Access Memory, IEEE Electron Device Letters, 2018, 通訊作者

（8） Stable Complementary Switching with Multilevel Operation in 3D Vertically Stacked Novel HfO2/Al2O3/TiOx (HAT) RRAM, Advanced Electronic Materials, 2018, 通訊作者

（9） Classification of Three-Level Random Telegraph Noise and Its Application in Accurate Extraction of Trap Profiles in Oxide-Based Resistive Switching Memory, IEEE Electron Device Letters, 2018, 通訊作者

（10） Complementary Switching in 3D Resistive Memory Array, Advanced Electronic Materials, 2017, 通訊作者

（11） Uniformity and Retention Improvement of TaOx-Based Conductive Bridge Random Access Memory by CuSiN Interfacial Layer Engineering, IEEE Electron Device Letters, 2017, 通訊作者

（12） Highly uniform and nonlinear selection device based on trapezoidal band structure for high density nanocrossbar memory array, Nano Research, 2017, 通訊作者

（13） 8-layers 3D Vertical RRAM with Excellent Scalability towards Storage Class Memory Applications, Electron Devices Meeting (IEDM), IEEE International, 2017, 通訊作者

（14） BEOL Based RRAM with One Extra-mask for Low Cost, Highly Reliable Embedded Application in 28 nm Node and Beyond, Electron Devices Meeting (IEDM), IEEE International, 2017, 第 1 作者

（15） Fully CMOS Compatible 3D Vertical RRAM with Self-aligned Self-selective Cell Enabling Sub-5nm Scaling, VLSI Symp. Tech. Dig., 2016, 通訊作者

（16） Demonstration of 3D Vertical RRAM with Ultra Low-leakage, High-selectivity and Self-compliance Memory Cells, Tech. Dig.-Int. Electron Devices Meet (IEDM), 2015, 通訊作者

（17） Cu BEOL Compatible Selector with High Selective（＞107）, Extremely Low Off-current (~pA) and High Endurance (＞1010), Tech. Dig.-Int. Electron Devices Meet (IEDM), 2015, 通訊作者

（18） Evolution of conductive filament and its impact on the reliability issues in oxide-electrolyte based resistive random access memory, Scientific Reports, 2015, 第 1 作者

（19） Degradation of Gate Voltage Controlled MLC Storage in 1T1R Electrochemical Metallization Cell, IEEE, Electron Device Letters, 2015, 通訊作者

（20） Superior Retention of Low Resistance State in Conductive Bridge Random Access Memory with Single Filament Formation, IEEE, Electron Device Lett., 2015, 通訊作者

（21） Uniformity Improvement in 1T1R RRAM with Gate Voltage Ramp Programming, IEEE, Electron Device Lett., 2014, 通訊作者

（22） Overcoming the Dilemma Between RESET Current and Data Retention of RRAM by Lateral Dissolution of Conducting Filament, IEEE Electron Device Letters, 2013, 通訊作者

（23） Self-Rectifying Resistive-Switching Device With a-Si/WO3 Bilayer,, IEEE Electron Device Letters, 2013, 第 1 作者

科研項目

（ 1 ） 阻變存儲器集成與可靠性, 主持, 國家級, 2016-01--2018-12

（ 2 ） 基於氧化物薄膜電晶體的不揮發性DRAM技術研究, 主持, 國家級, 2014-01--2017-12

（ 3 ） 面向三維集成的阻變存儲器納米尺度效應研究, 主持, 國家級, 2016-06--2021-05

（ 4 ） 新型存儲器預研, 主持, 國家級, 2018-01--2020-12

（ 5 ） 28nm嵌入式阻變電阻器工藝開發, 主持, 國家級, 2018-01--2020-12

（ 6 ） 神經形態器件與晶片關鍵集成技術研究, 主持, 國家級, 2019-01--2023-12

所獲榮譽

阻變存儲器及集成的基礎研究, 二等獎, 省級, 2014

社會任職

任IEEE會員，IEEE ETDM TPC member，Nature Asia Materials、Scientific Reports、Advanced Materials、IEEE Electronic Device Letters、Applied Physics Letters等期刊審稿人，IEDM、VLSI Symp.等國際會議審稿人，國家自然科學基金項目評審人。