並聯終端匹配的理論出發點是在信號源端阻抗很小的情況下，通過增加並聯電阻使負載端輸入阻抗與傳輸線的特徵阻抗相匹配，達到消除負載端反射的目的。實現形式分為單電阻和雙電阻兩種形式。
基本介紹
- 中文名：並聯終端匹配
- 目的：消除負載端反射
- 實現形式：單電阻和雙電阻
- 特點：所有的反射都被匹配電阻吸收
特點原則
並聯終端匹配後的信號傳輸具有以下特點：
A 驅動信號近似以滿幅度沿傳輸線傳播；
B 所有的反射都被匹配電阻吸收；
C 負載端接受到的信號幅度與源端傳送的信號幅度近似相同。
在實際的電路系統中，晶片的輸入阻抗很高，因此對單電阻形式來說，負載端的並聯電阻值必須與傳輸線的特徵阻抗相近或相等。假定傳輸線的特徵阻抗為50?，則R值為50?。如果信號的高電平為5V，則信號的靜態電流將達到100mA。由於典型的TTL或CMOS電路的驅動能力很小，這種單電阻的並聯匹配方式很少出現在這些電路中。
雙電阻形式的並聯匹配，也被稱作戴維南終端匹配，要求的電流驅動能力比單電阻形式小。這是因為兩電阻的並聯值與傳輸線的特徵阻抗相匹配，每個電阻都比傳輸線的特徵阻抗大。考慮到晶片的驅動能力，兩個電阻值的選擇必須遵循三個原則：
⑴． 兩電阻的並聯值與傳輸線的特徵阻抗相等；
⑵． 與電源連線的電阻值不能太小，以免信號為低電平時驅動電流過大；
⑶． 與地連線的電阻值不能太小，以免信號為高電平時驅動電流過大。
