Xilinx系列FPGA晶片IP核詳解

《Xilinx系列FPGA晶片IP核詳解》是2013年9月1日電子工業出版社出版的圖書，作者是劉東華。

基本介紹

• 中文名：Xilinx系列FPGA晶片IP核詳解
• 類型：計算機與網際網路
• 出版日期：2013年9月1日
• 語種：簡體中文
• ISBN：9787121214837 
• 作者：劉東華
• 出版社：電子工業出版社
• 頁數：536 頁
• 開本：16 開

內容簡介

本書詳細講述了Xilinx FPGA的IP核，使讀者更加深入地理解FPGA的開發和套用

IP核是可程式門陣列（FPGA）晶片開發中常用的功能模組，本書以賽靈思（Xilinx）公司的Spartan系列和Virtex系列FPGA系列晶片為基礎，詳細介紹各類IP核的功能、特點、接口及性能，並給出在FPGA開發過程中IP核的使用方法。全書共分10章，首先介紹IP核的生成和使用方法，然後分類描述Xilinx提供的數學運算、存儲器、數位訊號處理（DSP）、信道糾錯碼、網路、標準匯流排IP核以及FPGA屬性和調試驗證IP核。本書內容豐富翔實，部分IP核給出了功能原理解釋和功能仿真結果，便於讀者更好地理解和套用。

圖書目錄

第1章XilinxIP核的生成和使用1

1.1概述1

1.2IP核生成工具2

1.2.1概述2

1.2.2IP核生成工具接口2

1.2.3IP核生成工具的使用5

1.2.4定製和編輯IP核10

1.3基於ISE工程導航工具的IP核操作14

1.3.1創建工程15

1.3.2定製IP核16

1.3.3添加IP核17

1.3.4例化IP核18

1.3.5編輯IP核18

1.3.6仿真IP核18

1.4其他IP核操作19

1.4.1構造嚮導19

1.4.2網表IP20

1.4.3微處理器和外設IP21

1.4.4系統生成工具23

第2章基本IP核24

2.1乘—加器24

2.1.1累加器24

2.1.2乘累加器25

2.1.3乘加器27

2.2二進制計數器31

2.3基於RAM的移位暫存器34

2.4DSP48宏36

第3章存儲器IP核43

3.1塊存儲器43

3.2分散式存儲器66

3.3FIFO生成器74

第4章數學運算IP核82

4.1加/減法器82

4.2乘法器85

4.2.1實數乘法器85

4.2.2複數乘法器86

4.3除法器90

4.4CORDIC96

4.5浮點數操作器111

第5章數位訊號處理IP核120

5.1DDS編譯器120

5.2FIR編譯器127

5.3CIC編譯器157

5.4DFT165

5.5FFT171

5.6DUC/DDC編譯器189

第6章糾錯碼IP核201

6.1RS碼編/解碼器201

6.1.1RS碼編碼器201

6.1.2RS碼解碼器208

6.2卷積碼編/解碼器219

6.2.1卷積碼編碼器219

6.2.2Viterbi解碼器223

6.33GPPTurbo碼編/解碼器234

6.3.13GPPTurbo碼編碼器235

6.3.23GPPTurbo碼解碼器241

6.43GPP2Turbo碼編/解碼器245

6.4.13GPP2Turbo碼編碼器246

6.4.23GPP2Turbo碼解碼器250

6.5IEEE802.16CTC編解碼器256

6.5.1IEEE802.16CTC編碼器256

6.5.2IEEE802.16eCTC解碼器262

6.6交織器/解交織器269

6.7IEEEP802.16LDPC編碼器283

6.8DVB—S2FEC編碼器289

第7章網路套用IP核297

7.1乙太網MAC297

7.1.110Gbps乙太網MAC297

7.1.2TEMAC305

7.2PCS/PMA313

7.2.110Gbps乙太網PCS/PMA313

7.2.2乙太網1000BASE—XPCS/PMA或SGMII316

7.3乙太網連線單元324

7.3.1XAUI324

7.3.2RXAUI329

7.4嵌入式三模式乙太網MAC封裝包334

7.4.1Virtex—4嵌入式三模式乙太網MAC封裝包334

7.4.2Virtex—5嵌入式三模式乙太網MAC封裝包337

7.4.3Virtex—6嵌入式三模式乙太網MAC封裝包337

7.5乙太網統計339

7.6乙太網AVB端點343

第8章FPGA屬性和設計IP核359

8.1時鐘嚮導359

8.2GTX收發器364

8.2.1Virtex—6FPGAGTX收發器嚮導364

8.2.2Virtex—5FPGARocketIOGTX收發器嚮導404

8.3SelectIO接口嚮導431

8.4系統監視器435

第9章標準匯流排IP核439

9.1串列RapidIO439

9.2CAN449

9.3用於PCI接口的Initiator/Target461

9.4PCIExpress核470

9.4.1用於Virtex—5和Virtex—4的PCIExpress端點470

9.4.2用於Virtex—5的PCIExpress端點塊增強（EBP）479

9.4.3用於Spartan—3/3A/3E的PCIExpress端點PIPE481

9.4.4用於Spartan—6的PCIExpress集成塊485

9.4.5用於Virtex—6的PCIExpress集成塊488

9.5顯示連線埠494

第10章調試驗證IP核510

10.1ChipScopePro510

10.2邏輯調試核心511

10.2.1集成控制器（ICON）511

10.2.2集成邏輯分析（ILA）514

10.2.3虛擬I/O（VIO）520

10.2.4Agilent跟蹤（ATC2）522

10.3誤比特率測試（IBERT）525

10.4集成匯流排分析核（IBA）527

10.4.1PLBIBA527

10.4.2OPBIBA531

參考文獻534

作者簡介

劉東華，男，內蒙古人，博士，副教授，2002年畢業於國防科技大學，獲信息與通信工程專業博士學位，2004年入中國科學院計算技術研究所計算機科學與技術博士後流動站，2006年出站。曾參與完成科研項目十餘項，發表相關學術論文二十餘篇，主講本科生課程《資訊理論與編碼》、研究生課程《糾錯編碼》和博士生選修課《高級編碼技術研討》，主要研究方向為資訊理論與信道編碼