《Xilinx FPGA套用進階——通用IP核詳解和設計開發》是2014年電子工業出版社出版的圖書，作者是黃萬偉、董永吉、伊鵬、李玉峰。
基本介紹
- 中文名：Xilinx FPGA套用進階——通用IP核詳解和設計開發
- 作者：黃萬偉、董永吉、伊鵬、李玉峰
- 出版社：電子工業出版社
- ISBN：9787121238352
內容簡介,圖書目錄,作者簡介,
內容簡介
本書系統講解通信網路領域Xilinx FPGA內部的IP硬核。以流行的Xilinx Virtex-6型號晶片舉例，涵蓋Xilinx FPGA在通信領域主流的IP核，闡述Xilinx FPGA時鐘資源和DCM、PLL和MMCM時鐘管理器的特性和使用方法；介紹基於Block RAM資源生成ROM、RAM、FIFO和CAM核的使用過程。闡述TEMAC核背景知識、內部結構、接口時序和配置參數，給出生成實例；介紹LVDS技術規範、源同步實現方案和去偏移技術，講解Xilinx FPGA中IODELAYE1、ISERDES1和OSERDES核使用方法；闡述Xilinx FPGA DDR3控制器IP核的結構組成、模組劃分、接口信號和物理約束等。
圖書目錄
第1章 Xilinx FPGA發展和套用 1
1．1 可程式器件現狀和發展簡介 1
1．1．1 可程式器件的特點與套用 1
1．1．2 可程式器件廠家介紹 2
1．1．3 可程式器件發展趨勢 4
1．2 Xilinx FPGA簡介 4
1．2．1 Xilinx FPGA產品介紹 4
1．2．2 Xilinx Virtex-6系列FPGA 6
1．3 基於IP Core的FPGA設計 7
1．3．1 IP Core分類 8
1．3．2 AXI匯流排協定在Xilinx IP核中的套用 9
1．3．3 基於IP Core的FPGA設計流程 12
1．4 FPGA在通信領域的套用優勢 15
1．4．1 FPGA在通信領域的技術優勢 15
1．4．2 Xilinx FPGA的IP核群 15
1．5 NetFPGA板卡的套用基礎 16
1．5．1 NetFPGA-1G板卡介紹 16
1．5．2 NetFPGA-10G板卡介紹 17
1．5．3 大學生信息安全競賽與NetFPGA 18
1．6 本章小結 18
第2章 Xilinx FPGA時鐘資源詳述 19
2．1 Xilinx FPGA時鐘資源 19
2．1．1 Xilinx FPGA時鐘資源分類 19
2．1．2 Xilinx FPGA時鐘管理器說明 20
2．2 Xilinx FPGA時鐘詳述 21
2．2．1 時鐘相關的基本概念 21
2．2．2 全局時鐘資源介紹 23
2．2．3 區域時鐘 32
2．3 Virtex-5 DCM介紹與使用說明 38
2．3．1 DCM功能和結構 39
2．3．2 DCM生成演示過程 46
2．3．3 DCM IP核時序仿真 52
2．4 Virtex-5 PLL介紹與使用說明 53
2．4．1 PLL內部結構和功能說明 53
2．4．2 PLL生成演示過程 58
2．4．3 PLL IP核時序仿真 63
2．5 Virtex-6 MMCM介紹與使用說明 64
2．5．1 MMCM功能和結構簡介 65
2．5．2 MMCM生成演示過程 73
2．5．3 MMCM IP核時序仿真 79
2．6 本章小結 79
第3章 Block RAM核的功能簡介和套用說明 80
3．1 Xilinx FPGA器件內部存儲資源介紹 80
3．1．1 基於Block RAM的IP核簡介 80
3．1．2 Block RAM與DRAM的區別 84
3．2 Virtex-6 Block RAM內部結構詳細說明 84
3．2．1 Block RAM接口介紹 84
3．2．2 Block RAM寫屬性介紹 87
3．3 ROM核生成實例詳解 88
3．3．1 ROM核生成演示 88
3．3．2 coe檔案解釋說明 93
3．3．3 ROM接口信號時序圖 95
3．4 RAM IP核生成實例詳解 96
3．4．1 RAM IP核生成演示 96
3．4．2 RAM接口信號時序圖 101
3．5 FIFO IP核生成實例詳解 101
3．5．1 FIFO IP核生成演示 101
3．5．2 FIFO接口信號時序圖 107
3．5．3 FIFO生成命名規範 108
3．6 CAM IP核生成實例詳解 109
3．6．1 TCAM器件的相關知識 109
3．6．2 CAM IP核簡介 111
3．6．3 CAM IP接口信號說明 113
3．6．4 CAM核工作模式 116
3．6．5 CAM IP核生成演示 121
3．6．6 CAM IP接口信號時序圖 125
3．7 本章小結 126
第4章 TEMAC核的功能和套用介紹 127
4．1 乙太網技術介紹 127
4．1．1 乙太網的發展演進 127
4．1．2 乙太網協定規範介紹 129
4．2 Xilinx千兆乙太網解決方案 131
4．2．1 千兆乙太網IP核簡介 132
4．2．2 TEMAC核的典型套用 132
4．2．3 TEMAC核開發優勢 133
4．3 TEMAC核結構介紹 133
4．3．1 TEMAC整體結構 134
4．3．2 嵌入式乙太網MAC功能簡介 135
4．4 用戶接口信號詳述 137
4．4．1 用戶傳送接口功能和信號介紹 138
4．4．2 用戶接收接口功能和信號介紹 140
4．5 AXI4-Lite接口信號 145
4．5．1 AXI4-Lite接口信號說明 145
4．5．2 基於AXI4-Lite接口的讀過程 145
4．5．3 基於AXI4-Lite接口的寫過程 147
4．5．4 MAC地址/幀內容過濾 148
4．5．5 基於AXI4-Lite接口的相關配置和管理 150
4．6 MDIO配置接口 150
4．6．1 MDIO接口簡介 150
4．6．2 MDIO接口信號定義 151
4．6．3 TEMAC核中的MDIO控制 152
4．7 物理接口說明 153
4．7．1 MII接口分析 154
4．7．2 GMII/RGMII接口分析 154
4．7．3 SGMII/1000 Base-X接口分析 155
4．8 TEMAC核的生成和仿真實驗 156
4．8．1 TEMAC核的生成 156
4．8．2 建立TEMAC核仿真工程 164
4．8．3 TEMAC仿真實驗說明 166
4．9 本章小結 170
第5章 LVDS技術規範及其套用 171
5．1 LVDS接口標準和規範 171
5．1．1 LVDS技術規範簡介 171
5．1．2 LVDS典型電路簡介 172
5．2 LVDS源同步傳輸方案 174
5．2．1 源同步接口介紹 174
5．2．2 源同步偏斜分析 175
5．2．3 去偏斜解決方案 175
5．3 OIF-SPI4-02．10接口標準 177
5．3．1 SPI-4．2接口簡介 177
5．3．2 SPI-4．2接口信號和功能描述 178
5．4 IODELAYE1 IP核說明 183
5．4．1 IODELAYE1概述 183
5．4．2 IODELAYE1接口信號和參數 184
5．4．3 IODELAYE1延遲控制時序 187
5．4．4 IDELAYCTRL的介紹 188
5．5 ISERDESE1 IP核說明 189
5．5．1 ISERDESE1接口和功能概述 189
5．5．2 ISERDESE1的接口信號和屬性 190
5．5．3 BITSLIP子模組說明 194
5．6 OSERDES IP核說明 196
5．6．1 OSERDES結構概述 196
5．6．2 OSERDES接口信號和屬性 197
5．6．3 OSERDES接口信號時序 200
5．7 動態相位調整解決方案 202
5．7．1 DPA實現方案概述 202
5．7．2 DPA實現簡介 203
5．8 本章小結 206
第6章 Xilinx DDR3存儲器接口解決方案 207
6．1 DDR3 SDRAM存儲器概述 207
6．1．1 DDR3 SDRAM相關名詞解釋 208
6．1．2 DDR3 SDRAM存儲器操作流程 213
6．1．3 DDR3 SDRAM引腳介紹 214
6．2 DDR3控制器IP核主要模組描述 215
6．2．1 用戶接口模組 217
6．2．2 存儲器控制模組 221
6．2．3 PHY模組 223
6．3 DDR3 IP核接口操作 230
6．3．1 用戶接口操作 231
6．3．2 讀延遲 236
6．4 DDR3控制器IP核的例化 236
6．4．1 選擇MIG工具 236
6．4．2 DDR3控制器的生成 241
6．4．3 DDR3控制器IP核生成檔案說明 253
6．4．4 UCF檔案校驗及規則 254
6．5 DDR3控制器IP核的約束 259
6．5．1 時序約束 259
6．5．2 I/O引腳約束 260
6．6 DDR3控制器IP核的仿真模型 261
6．6．1 流量生成器 262
6．6．2 存儲器初始化和流量測試 267
6．6．3 仿真調試 268
6．7 本章小結 274
作者簡介
2010.09-至今 解放軍信息工程大學 信息技術研究所 講師先後參與參加國家863重大項目“新一代高可信網路”之子課題“可重構路由器構件組研製”（編號2008AA01A323），負責可重構路由硬體構件的設計開發；參加國家863重大項目“新一代高可信網路”之子課題“可重構柔性試驗網組網設備工程化實施”（編號2009AA01A334），負責可重構服務承載網的構建方法研究；參加國家863重大項目“三網融合”演進技術與系統研究”之子課題“面向”三網融合”的統一安全管控網路”，負責融合網路環境中視頻業務的防篡改防插播硬體實現技術；目前參與973項目“可重構信息通信基礎網路體系研究”（編號2012CB315900），負責可重構信息通信基礎網路體系中的宏電路硬體實現。
