Xilinx FPGA設計權威指南

《Xilinx FPGA設計權威指南》是2012年出版的圖書，作者是何賓。

基本介紹

• 書名：Xilinx FPGA設計權威指南
• 作者：何賓
• ISBN：9787302282006
• 頁數：512
• 定價：56.00元
• 出版時間：2012-5
• 副標題：Xilinx FPGA設計權威指南

內容簡介

全書共分14章，內容包括Xilinx可程式邏輯器件設計流程導論、Xilinx可程式邏輯器件結構及分類、HDL高級設計技術、基於HDL的設計技術、基於原理圖的設計輸入、設計綜合和行為仿真、設計實現和時序仿真、設計下載、ChipScope Pr0調試工具、可重配置技術基礎、處理器系統可重配置實現、基於ISE的數/模混合系統設計、基於雙攝像頭的HDMl視頻系統的實現和基於System Generator的數字系統建模。《EDA工程技術叢書:Xilinx FPGA設計權威指南》參考了Xilinx大量的最新設計資料，內容新穎，理論與套用並重，介紹了Xilinx可程式邏輯器件的許多新的設計方法和設計技術，並將這些設計方法和設計技術有機貫穿於完整的設計流程中。

《EDA工程技術叢書:Xilinx FPGA設計權威指南》系統、全面地介紹了基於Xilinx可程式邏輯器件設計的方法、理論和套用。

目錄

第1章Xilinx FPGA設計流程

1.1設計流程

1.2設計輸入和綜合

1.2.1層次化設計

1.2.2原理圖輸入

1.2.3HDL輸入和綜合

1.3設計實現

1.3.1FPGA設計實現

1.3.2CPLD設計實現

1.4設計驗證

1.4.1仿真

1.4.2靜態時序分析

1.4.3電路驗證

1.5IP核復用技術

1.5.1IP核分類

1.5.2IP核最佳化

1.5.3IP核生成

第2章Xilinx FPGA結構及分類

2.1CPLD原理及結構

2.1.1功能塊

2.1.2宏單元

2.1.3快速連線矩陣

2.1.4輸入輸出塊

2.2FPGA原理及結構

2.2.1查找表結構及功能

2.2.2可配置邏輯塊

2.2.3時鐘資源和時鐘管理單元

2.2.4塊存儲器資源

2.2.5互聯資源

2.2.6專用的DSP模組

2.2.7輸入輸出塊

2.2.8吉比特收發器

2.2.9PCIE模組

2.2.10XADC模組

2.3Xilinx可程式邏輯器件分類

2.3.1Xilinx CPLD晶片介紹

2.3.2Xilinx FPGA晶片介紹

2.3.3Xilinx最新一代7系列

2.4Xilinx配置存儲器

2.4.1平台Flash在系統可程式PROM

2.4.2平台Flash高密度存儲和配置器件

第3章HDL高級設計技術

3.1HDL語言

3.1.1HDL語言設計FPGA的優勢

3.1.2使用HDL語言設計FPGA

3.2混合語言設計支持

3.3層次化設計

3.3.1層次化設計的優缺點

3.3.2在分層設計中使用綜合工具

3.4選擇數據類型（只限於VHDL）

3.4.1使用std_logic(IEEE 1164)

3.4.2聲明連線埠

3.4.3連線埠聲明中的數組

3.5使用'timescale指令（只限於Verilog）

3.6if和case描述比較

3.6.1if設計描述

3.6.2case設計描述

3.6.3避免出現鎖存器

3.7邏輯結構設計

3.7.1邏輯結構的分類及實現

3.7.2數位訊號處理中的邏輯結構

3.8邏輯複製和復用技術

3.8.1邏輯複製技術

3.8.2邏輯復用（共享）技術

3.9並行和流水技術

3.9.1並行設計技術

3.9.2流水設計技術

3.10同步和異步單元處理技術

3.10.1同步單元處理技術

3.10.2異步單元處理技術

3.11控制信號

3.11.1置位、復位和綜合最佳化

3.11.2使用時鐘使能引腳代替門控時鐘

3.11.3轉換門控時鐘到時鐘使能

3.12暫存器/鎖存器和RAM的初始狀態

3.12.1暫存器和鎖存器的初始化狀態

3.12.2RAM的初始化狀態

3.13有限自動狀態機設計

3.13.1有限狀態機分類

3.13.2有限狀態機設計

3.14存儲器的實現

3.14.1推斷RAM

3.14.2例化RAM

3.15移位暫存器的實現

3.15.1基於SRL的移位暫存器的實現

3.15.2基於BRAM的移位暫存器的實現

3.16多路復用器的實現

3.17I/O暫存器的實現

3.18算術運算的實現

3.18.1HDL對符號/無符號運算的描述

3.18.2FPGA內算術運算實現的方法

3.19擴展的DSP推斷

3.20計數器和累加器的實現

3.21屬性/約束及傳遞

3.21.1屬性及傳遞

3.21.2約束及傳遞

3.22例化元件和FPGA原語

3.22.1例化FPGA原語

3.22.2例化核生成器模組

第4章基於HDL設計輸入

4.1Xilinx ISE Design Suite介紹

4.2ISE開發平台主界面及功能

4.3設計內容和設計原理

4.4創建工程

4.5添加設計檔案

4.5.1添加計數器模組

4.5.2添加分頻器模組

4.5.3添加頂層設計模組

第5章基於原理圖的設計輸入

5.1設計內容和設計原理

5.2創建工程

5.3添加已存在的設計檔案

5.4生成所添加檔案的RTL符號

5.5創建原理圖檔案

第6章設計綜合和行為仿真

6.1設計綜合

6.1.1行為綜合描述

6.1.2基於XST的綜合

6.1.3綜合屬性參數功能

6.1.4綜合屬性參數設定

6.1.5設計綜合和綜合結果分析

6.1.6原理圖符號的查看

6.2行為仿真的實現

6.2.1測試向量

6.2.2基於ISim的行為仿真實現

第7章設計實現和時序仿真

7.1實現過程

7.2設計約束原理

7.2.1時序約束原理

7.2.2引腳和面積約束原理

7.3引腳約束的實現

7.4時序約束的實現

7.5實現屬性參數設定選項功能

7.5.1翻譯屬性

7.5.2映射屬性

7.5.3布局布線屬性

7.5.4映射後靜態時序報告屬性

7.5.5布局布線後靜態時序報告屬性

7.5.6仿真模型屬性

7.6設計翻譯

7.7設計映射

7.7.1設計映射原理

7.7.2設計映射的實現

7.7.3映射後時序分析

7.8布局布線

7.8.1布局布線流程

7.8.2布局布線的實現

7.8.3布局布線結果的查看

7.8.4分析時序/布局設計

7.9時序仿真實現

7.9.1時序仿真

7.9.2使用ISE仿真器進行時序仿真

7.10XPower功耗分析

第8章設計下載

8.1可程式邏輯器件配置接口

8.1.1JTAG配置模式

8.1.2串列模式

8.1.3SelectMAP配置模式

8.1.4SPI模式

8.1.5主BPI模式

8.2配置屬性

8.2.1通用選項

8.2.2配置選項

8.2.3啟動選項

8.2.4回讀選項

8.2.5加密選項

8.2.6停止/喚醒選項

8.3編程檔案生成

8.4使用JTAG模式配置器件

8.5使用BPI模式配置器件

8.5.1生成BPI存儲器配置檔案

8.5.2編程BPI檔案到BPI存儲器

8.6使用SPI模式配置器件

第9章ChipScope Pro調試工具

9.1ChipScope Pro調試工具

9.2ChipScope Pro核

9.2.1ICON核

9.2.2ILA核

9.2.3VIO核

9.2.4ATC2核

9.2.5IBERT核

9.3ChipScope Pro核插入器使用

9.3.1ISE中添加核插入器檔案

9.3.2ChipScope Pro核插入器特性

9.3.3片內邏輯分析儀的使用

第10章可重配置技術

10.1可重配置

10.1.1可重配置的概念

10.1.2可重配置的特點

10.1.3可重配置的典型套用

10.1.4細粒度部分可重配置支持

10.1.5ISE軟體使能部分可重配置設計

10.1.6管理動態設備重配置

10.1.7可重配置術語

10.2部分可重配置設計流程

10.2.1創建PlanAhead工程

10.2.2定義可配置分區

10.2.3添加可配置的模組

10.2.4定義可重配置的分區區域

10.2.5運行設計規則檢查

10.2.6創建第一個配置

10.2.7創建其他配置

10.2.8運行PR驗證

10.2.9產生比特檔案

10.2.10創建映像檔案並測試

10.3套用時序約束並實現分析

10.3.1綜合HDL檔案

10.3.2創建PlanAhead工程

10.3.3定義可重配置分區

10.3.4添加可重配置模組

10.3.5定義可重配置分區區域

10.3.6運行設計規則檢查

10.3.7創建時序約束

10.3.8導入時序約束

10.3.9復位實現運行

10.3.10創建第一個配置

10.3.11創建其他配置

10.3.12運行PR_驗證

10.3.13執行時序分析

10.3.14生成完整的和部分的比特檔案

10.3.15創建映像檔案並測試

第11章處理器系統可重配置實現

11.1使用ICAP實現重配置處理器外設

11.1.1創建一個處理器硬體系統

11.1.2創建PlanAhead工程

11.1.3定義可重配置分區

11.1.4添加可重配置模組

11.1.5定義可重配置分區區域

11.1.6運行設計規則檢查

11.1.7創建第一個配置

11.1.8創建其他配置

11.1.9運行PR驗證

11.1.10生成比特檔案

11.1.11創建軟體工程

11.1.12創建完整比特流PROM檔案和編程BPI存儲器

11.1.13在Flash中保存部分比特流

11.1.14測試和驗證

11.2定製ICAP處理器重配置用戶邏輯

11.2.1創建處理器硬體系統

11.2.2創建頂層設計

11.2.3創建PlanAhead工程

11.2.4添加ChipScope線上邏輯分析儀

11.2.5定義可重配置分區

11.2.6添加可重配置模組

11.2.7定義可重配置分區區域

11.2.8運行設計規則檢查

11.2.9創建第一個配置

11.2.10創建其他配置

11.2.11運行PR驗證

11.2.12生成比特檔案

11.2.13創建軟體工程

11.2.14創建完整比特流PROM檔案和編程BPI

11.2.15在Flash中保存部分比特流

11.2.16使用ChipScope調試系統

11.3定製HWICAP重配置FSL外設

11.3.1創建處理器硬體系統

11.3.2創建PlanAhead工程

11.3.3定義可重配置分區

11.3.4添加可重配置模組

11.3.5定義可重配置分區區域

11.3.6運行設計規則檢查

11.3.7創建第一個配置

11.3.8創建其他配置

11.3.9運行PR驗證

11.3.10生成比特檔案

11.3.11創建軟體工程

11.3.12創建完整比特流PROM檔案和編程BPI

11.3.13在Flash中保存部分比特流

11.3.14測試設計

11.4重配置音頻濾波器

11.4.1創建處理器硬體系統

11.4.2創建PlanAhead工程

11.4.3定義可重配置分區

11.4.4添加可重配置模組

11.4.5定義可重配置分區區域

11.4.6運行設計規則檢查

11.4.7創建第一個配置

11.4.8創建其他配置

11.4.9運行PR驗證

11.4.10生成比特檔案

11.4.11創建軟體工程

11.4.12創建完整比特流PROM檔案和編程BPI

11.4.13在Flash中保存部分比特流

11.4.14測試設計

第12章基於ISE的數字/模擬混合系統設計

12.1數字/模擬混合系統的設計

12.2模擬/數字混合系統的設計

12.2.1模擬/數字混合系統設計原理

12.2.2串列ADC轉換器控制時序

12.2.3峰值和頻率檢測原理

12.2.4FPGA模擬/數字混合設計的實現

12.2.5設計綜合和實現

12.2.6使用ChipScope Pro工具調試系統

12.3數字/模擬混合系統的設計

12.3.1數字/模擬混合系統設計原理

12.3.2串列DAC轉換器原理及控制時序

12.3.3FPGA數字/模擬混合設計的實現

12.3.4設計綜合和實現

第13章基於雙攝像頭的HDMI視頻系統的實現

13.1VmodCAM的工作原理

13.1.1數字圖像感測器功能

13.1.2數字圖像感測器的控制

13.1.3VHDCI接口

13.1.4HDMI的工作原理

13.2基於FPGA的雙攝像頭控制器的實現

第14章基於System Generator的數字系統建模

14.1System Generator概述

14.2Xilinx Blockset和Xilinx Reference Blockset

14.2.1Xilinx Blockset

14.2.2Xilinx Reference Blockset

14.3System Generator設計流程的實現

14.3.1模型的建立

14.3.2模型參數的設定和仿真

14.3.3生成模型子系統

14.3.4模型HDL代碼的生成和仿真

14.3.5協同仿真的配置及實現

14.4編譯MATLAB到FPGA

14.4.1模型的設計原理

14.4.2MCode模型的建立

14.4.3系統模型的建立

14.4.4系統模型參數的設定

14.4.5系統模型的仿真

14.5FIR濾波器的設計與實現

14.5.1FIR濾波器設計原理

14.5.2生成FIR濾波器係數

14.5.3建模和仿真FIR濾波器

附錄Nexys3的原理圖