VHDL數字電路設計實用教程

《VHDL數字電路設計實用教程》是2014年6月北京航空航天大學出版社出版的圖書，作者是周潤景。

基本介紹

• 書名：VHDL數字電路設計實用教程
• 作者：周潤景
• ISBN：9787512414433
• 頁數：420頁
• 定價：54元
• 出版社：北京航空航天大學出版社
• 出版時間：2014年6月
• 裝幀：平裝
• 開本：16開

內容簡介

本書介紹使用Quartus Ⅱ9.0開發FPGA/CPLD數字系統的開發流程及設計方法，通過實例講解VHDL語法，數字電路的原理圖編輯、文本編輯和混合編輯的方法，並對大型數字系統設計實例進行解析。本書還介紹了宏功能模組及IP核的使用方法、DSP Builder與Quartus Ⅱ結合的使用方法。本書的講解深入淺出，實例豐富，圖文並茂，系統實用。

本書可作為從事數字系統設計的科研人員的參考書，也可作為高等學校電子類專業的EDA實用教材。

圖書目錄

第1章Quartus Ⅱ開發流程1

1.1知識目標1

1.2能力目標1

1.3章節任務1

1.4Quartus Ⅱ軟體綜述1

1.5設計輸入8

1.6約束輸入9

1.6.1使用分配編輯器（Assignments Editor）10

1.6.2使用引腳規劃器（Pin Planner）13

1.6.3使用Settings對話框13

1.7綜合16

1.7.1使用Quartus Ⅱ軟體集成綜合17

1.7.2控制綜合17

1.7.3第三方綜合工具21

1.8布局布線21

1.8.1設定布局布線參數22

1.8.2反向標註分配25

1.9仿真26

1.9.1指定仿真器設定27

1.9.2建立矢量源檔案28

1.9.3第三方仿真工具31

1.10編程與配置32

1.10.1建立編程檔案32

1.10.2器件編程和配置35

第2章Quartus Ⅱ的使用38

2.1知識目標38

2.2能力目標38

2.3章節任務38

2.4原理圖和圖表模組編輯38

2.4.1內附邏輯函式39

2.4.2編輯規則40

2.4.3原理圖和圖表模組編輯工具42

2.4.4原理圖編輯流程43

2.5文本編輯59

2.6混合編輯（自底向上）66

2.7混合編輯（自頂向下）70

第3章VHDL硬體描述語言75

3.1知識目標75

3.2能力目標75

3.3章節任務75

3.4VHDL語言簡介75

3.5VHDL語言設計實體的基本結構77

3.6VHDL語言要素82

3.6.1VHDL數據對象82

3.6.2VHDL數據類型86

3.6.3IEEE預定義標準邏輯位與矢量及用戶自定義數據類型88

3.6.4VHDL操作符91

3.6.5VHDL的程式包94

3.7VHDL順序語句95

3.7.1賦值語句96

3.7.2IF語句97

3.7.3Case語句99

3.7.4LOOP語句100

3.7.5NEXT語句103

3.7.6EXIT語句103

3.7.7WAIT語句104

3.7.8NULL語句104

3.7.9RETURN語句105

3.8VHDL並行語句105

3.8.1進程(PROCESS)語句106

3.8.2並行信號賦值語句107

3.8.3方塊（Block）語句109

3.8.4元件例化語句110

3.8.5生成（GENERATE）語句115

3.9VHDL子程式116

3.9.1過程的定義和調用116

3.9.2函式的定義和調用118

3.10VHDL的描述風格120

3.10.1VHDL行為描述方式120

3.10.2數據流描述方式122

3.10.3結構級描述方式123

第4章門電路設計範例128

4.1知識目標128

4.2能力目標128

4.3本章任務128

4.4與非門電路128

4.5或非門電路131

4.6異或門電路133

4.7三態門電路135

4.8單向匯流排緩衝器137

4.9雙向匯流排緩衝器138

第5章組合邏輯電路設計範例140

5.1學習目標 140

5.2能力目標140

5.3本章任務140

5.4編碼器141

5.4.18線3線編碼器141

5.4.28線3線優先編碼器143

5.5解碼器146

5.5.13線8線解碼器147

5.5.2BCD7段顯示解碼器148

5.6數據選擇器151

5.6.14選1數據選擇器151

5.6.28選1數據選擇器152

5.7數據分配器153

5.8數值比較器154

5.9加法器156

5.9.1半加器156

5.9.2全加器158

5.9.34位全加器159

5.10減法器160

5.10.1半減器160

5.10.2全減器161

5.10.34位全減器162

第6章暫存器、存儲器、鎖存器和觸發器的

VHDL描述165

6.1知識目標165

6.2能力目標165

6.3本章任務165

6.4暫存器166

6.4.1暫存器的引入方法166

6.4.2常規暫存器的引入166

6.5移位暫存器169

6.5.1雙向移位暫存器169

6.5.2串入/串出移位暫存器171

6.5.3串入/並出移位暫存器173

6.5.4併入/串出移位暫存器174

6.6唯讀存儲器（ROM）175

6.7隨機存儲器（RAM）177

6.8堆疊178

6.9FIFO181

6.10鎖存器183

6.11RS觸發器185

6.12JK觸發器186

6.13D觸發器188

6.14T觸發器189

第7章計數器、信號發生器和分頻器的

VHDL描述191

7.1知識目標191

7.2能力目標191

7.3章節任務191

7.4計數器192

7.4.1計數器的分類192

7.4.2計數器設計時的注意事項192

7.4.3基本計數器的設計193

7.5可變模計數器201

7.5.1無置數端的可變模計數器202

7.5.2有置數端的可變模計數器203

7.6順序脈衝發生器的設計204

7.7序列信號發生器205

7.8分頻器的設計206

7.8.1偶數分頻器206

7.8.2奇數分頻器210

7.8.3半整數分頻器216

第8章數字系統設計範例218

8.1知識目標218

8.2能力目標218

8.3章節要求218

8.4數字系統的基本結構218

8.5數字系統的設計方法219

8.6數字系統設計的一般過程221

8.7數字系統的設計準則222

8.8數字系統設計範例224

8.8.1跑馬燈設計224

8.8.28位數碼掃描顯示電路設計227

8.8.34×4鍵盤掃描電路設計229

8.8.4數字頻率計232

8.8.5桌球遊戲機236

8.8.6交通控制器242

8.8.7數字鐘249

8.8.8自動售貨機256

8.8.9計程車計費器263

8.8.10電梯控制器270

第9章可參數化宏模組及IP核的使用279

9.1知識目標279

9.2能力目標279

9.3章節任務279

9.4ROM、RAM、FIFO的使用279

9.4.1ROM的使用279

9.4.2RAM的過程使用286

9.4.3FIFO的使用288

9.5乘法器、鎖相環的使用290

9.5.1乘法器的使用290

9.5.2鎖相環的使用293

9.6正弦波信號發生器295

9.7NCO IP核的使用296

第10章DSP Builder設計範例300

10.1知識目標300

10.2能力目標300

10.3章節任務300

10.4DSP Builder簡介及使用方法300

10.5偽隨機序列發生器304

10.6DDS311

10.7ASK及FSK調製器317

10.7.1ASK（Amplitude Shift Keying）調製器317

10.7.2FSK（Frequency Shift Keying）調製器321

第11章基於FPGA的射頻熱療系統的設計325

11.1知識目標325

11.2能力目標325

11.3章節任務325

11.4腫瘤熱療的生物學與物理學技術概論325

11.5溫度場特性的仿真329

11.6射頻熱療系統設計329

11.7系統硬體電路設計330

11.7.1硬體整體結構330

11.7.2高精度數字溫度感測器DS18B20331

11.7.3ACEX 1K系列的FPGA器件的特點336

11.7.4ACEX 1K器件的配置電路設計338

11.7.5電源電路339

11.7.6驅動電路設計340

11.8軟體實現343

11.8.1系統軟體設計電路圖345

11.8.2溫度測量模組345

11.8.3指定溫度設定模組348

11.8.4控制算法的選擇及設計351

11.8.5信號調製363

11.8.6溫度顯示模組364

11.8.7分頻模組368

11.9溫度場測量與控制的實驗370

11.9.1實驗材料及方法370

11.9.2實驗結果371

11.9.3實驗結果分析374

11.10結論374

第12章基於FPGA的直流電動機伺服系統

的設計375

12.1知識目標375

12.2能力目標375

12.3章節任務375

12.4電機控制發展情況375

12.5系統控制原理376

12.6算法設計378

12.7系統硬體設計原理380

12.8系統軟體設計原理388

12.9系統調試及結果分析399

12.10結論405

參考文獻406