現代數字設計與VHDL

《現代數字設計與VHDL》是2010年7月1日電子工業出版社出版的圖書，作者是（美）拉拉。

基本介紹

• 書名：現代數字設計與VHDL
• 作者：（美）拉拉
• 譯者：喬廬峰　等
• ISBN：9787121111792
• 類別：圖書 >> 計算機/網路 >> 行業軟體及套用
• 定價：￥38.00
• 出版社：電子工業出版社
• 出版時間： 2010-7-1
• 開本：16開

內容簡介

《現代數字設計與VHDL》涵蓋了現代數字設計課程的所有主要主題，其特色在於先介紹數字設計的基本知識，再介紹VHDL語言，從而使學生更好地理論聯繫實際，學好數學設計課程。本書的另一特色是，介紹了計算機輔助化簡、多級邏輯設計和狀態賦值等CAD工具中使用的技術。全書共分為10章，主要介紹數制、數字邏輯的基本概念、組合邏輯電路、同步時序電路原理與設計、組合邏輯電路原理與設計、計數器設計、各種邏輯電路的VHDL設計等。

本書可作為電氣/計算機工程和計算機科學專業本科生的教材，也可作為電氣工程師的自學教材。

目錄

第1章 進制和二進制編碼

1.1 前言

1.2 十進制

1.3 二進制

1.4 八進制

1.5 十六進制

1.6 帶符號數

1.7 浮點數

1.8 二進制編碼

習題

第2章 數字邏輯的基本概念

2.1 前言

2.2 集合

2.3 關係

2.4 劃分

2.5 圖

2.6 布爾代數

2.7 布爾函式

2.8 布爾函式的推導和分類

2.9 布爾函式的標準形式

2.10 邏輯門

習題

第3章 組合邏輯電路

3.1 前言

3.2 布爾表達式的簡化

3.3 卡諾圖

3.4 奎因-麥克拉斯基法

3.5 布爾函式的立方圖表示

3.6 邏輯電路的啟發式化簡

3.7 多輸出函式的化簡

3.8 與非和或非邏輯

3.9 多級邏輯設計

3.10 使用無關項化簡多級電路

3.11 使用異或門和與門進行組合邏輯

3.12 使用數據選擇器和解碼器進行邏輯電路設計

3.13 算術運算電路

3.14 使用PLD設計組合邏輯電路

習題

參考文獻

第4章 同步時序電路的基本原理

4.1 前言

4.2 同步和異步操作

4.3 鎖存器

4.4 觸發器

4.5 同步時序電路中的定時問題

4.6 狀態表和狀態圖

4.7 米里模型和摩爾模型

4.8 同步時序電路分析

習題

參考文獻

第5章 數字設計中的VHDL語言

5.1 前言

5.2 實體和構造體

5.3 VHDL語法要素

5.4 數據類型

5.5 運算操作符

5.6 並發語句和順序語句

5.7 構造體的結構

5.8 結構級描述

5.9 行為級描述

5.10 RTL描述

習題

第6章 用VHDL設計組合邏輯電路

6.1 前言

6.2 並行賦值語句

6.3 順序賦值語句

6.4 循環

6.5 for generate語句

習題

第7章 同步時序電路設計

7.1 前言

7.2 問題描述

7.3 狀態化簡

7.4 不完全確定時序電路的化簡

7.5 推導觸發器的次態表達式

7.6 狀態分配

7.7 時序PAL器件

習題

參考文獻

第8章 計數器設計

8.1 前言

8.2 行波（異步）計數器

8.3 異步可逆計數器

8.4 同步計數器

8.5 格雷碼計數器

8.6 移位暫存計數器

8.7 環型計數器

8.8 詹森計數器

習題

參考文獻

第9章 採用VHDL設計時序電路

9.1 前言

9.2 D鎖存器

9.3 觸發器和暫存器

9.4 移位暫存器

9.5 計數器

9.6 狀態機

9.7 實例研究

習題

參考文獻

第10章 異步時序電路

10.1 前言

10.2 流程表

10.3 化簡原始流程表

10.4 狀態分配

10.5 激勵和輸出表達式

10.6 冒險

習題

參考文獻

附錄A CMOS邏輯電路