GAL是Lattice在PAL的基礎上設計出來的器件，即通用陣列邏輯器件。GAL首次在PLD上採用了EEPROM工藝，使得其具有電可擦除重複編程的特點，徹底解決了熔絲型可程式器件的一次可程式問題。GAL在“與—或”陣列結構上沿用了PAL的與陣列可程式、或陣列固定的結構，但對PAL的I/O結構進行了較大的改進，在GAL的輸出部分增加了輸出邏輯宏單元OLMC。由於GAL是在PAL的基礎上設計的，與多種PAL器件保持了兼容性，可直接替換多種PAL器件，方便套用廠商升級現有產品，因此目前仍被廣泛地使用。
基本介紹
- 中文名：通用陣列邏輯
- 外文名：generic array logic
- 簡稱：GAL
- 優點：具有電可擦除的功能
概述,優點,基本結構,
概述
GAL，通用陣列邏輯，英文全稱：generic array logic。
GAL器件是從PAL發現過來的，其採用了EECMOS工藝使得該器件的編程非常方便，另外由於其輸出采
用了邏輯宏 單元結構（OLMC—Output Logic Macro Cell)，使得電路的邏輯設計更加靈活。
優點
1.具有電可擦除的功能，克服了採用熔斷絲技術只能一次編程的缺點，其可改寫的次數超過100次；
2.由於採用了輸出宏單元結構，用戶可根據需要進行組態，一片GAL器件可以實現各種組態的PAL器件
輸出結構的邏輯 功能，給電路設計帶來極大的方便；
3.具有加密的功能，保護了智慧財產權；
4.在器件中開設了一個存儲區域用來存放識別標誌——即電子標籤的功能。
基本結構
GAL有五個部分組成：
1.輸入端：GAL16V8的2～9腳共8個輸入端，每個輸入端有一個緩衝器，並由緩衝器引出兩個互補的輸出到與陣列；
2.與陣列部分：它由8根輸入及8根輸出各引出兩根互補的輸出構成32列，即與項的變數個數為16；8根輸出每個輸出對應於一個8輸入或門（相當於每個輸出包含8個與項）構成64行，即GAL16V8的與陣列為一個32×64的陣列,共2048個可程式單元（或結點）；
4.系統時鐘：GAL16V8的1腳為系統時鐘輸入端,與每個輸出宏單元中D觸發器時鐘輸入端相連，可見GAL器件只能實現同步時序電路，而無法實現異步的時序電路；
5.輸出三態控制端:GAL16V8的11腳為器件的三態控制公共端。
